[发明专利]包含导电线的半导体装置及形成半导体装置的方法

说明书

揭示一种包含导电线的半导体装置。第一导电线各自包括第一部分、第二部分及扩大部分，所述扩大部分连接所述第一导电线的所述第一部分与所述第二部分。所述半导体装置包含第二导电线，所述第二导电线中的至少一些第二导电线安置于一对所述第一导电线之间，每一第二导电线在所述第二导电线的端部分处包含比所述第二导电线的其它部分处大的横截面面积。所述半导体装置包含位于所述第一导电线及所述第二导电线中的每一者上的垫，其中位于所述第二导电线中的每一者上的所述垫是在所述第二导电线的所述端部分上且位于所述第一导电线中的所述每一者上的所述垫是在所述第一导电线的所述扩大部分上。

优先权主张

本申请案主张2015年8月28日提出申请的针对“包含导电线的半导体装置及形成半导体装置的方法(SEMICONDUCTOR DEVICES INCLUDING CONDUCTIVE LINES AND METHODSOF FORMING THE SEMICONDUCTOR DEVICES)”的美国专利申请案第14/838,768号的申请日期的权益。

技术领域

本文中所揭示的实施例涉及具有导电线的半导体装置以及形成此类导电线及半导体装置的方法，每一导电线包含扩大部分，与导电线的其它部分相比，所述扩大部分具有用于触点焊盘垫的大体上较大面积。

背景技术

存储器装置为电子系统提供数据存储。存储器装置可包含存储器单元，所述存储器单元操作地耦合到一或多个导电线(例如存取线(例如，字线)及数据线(例如，数字线例如位线))以用于读取数据及将数据写入到存储器单元。个别存储器单元被组织成个别可寻址群组(例如字节或字组)，所述个别可寻址群组经存取以用于使用字线及位线通过地址解码电路而进行读取、编程或擦除操作。存储器单元可位于字线与位线之间的相交点处(例如，如在交叉点阵列中，举例来说三维(“3D”)交叉点存储器)。字线中的每一者及数字线中的每一者可与存储器单元进行电通信。为了对每一存储器单元进行寻址，可将电压施加到与存储器单元进行通信的字线或数字线。

在一些存储器阵列中，利用所谓的“鲨鱼颚(shark jaw)”布局来进行与字线或数字线的接触。图1图解说明包含导电线2的“鲨鱼颚”布局，每一导电线连接到触点焊盘垫14。导电线2通过形成于触点焊盘垫14上的触点16而连接到电压供应。

在“鲨鱼颚”布局中，导电线2为大体上“L形”的，其中每一对触点焊盘垫14从邻近对触点焊盘垫14嵌入。然而，由于每一对触点焊盘垫14从邻近对触点焊盘垫14嵌入，因此“鲨鱼颚”布局浪费半导体装置的有效面积(real estate)。随着半导体装置的设计大小缩小，浪费的有效面积使可形成于半导体装置上的导电线2的总体数目最小化。

此外，由于形成具有较小特征大小的半导体装置，因此当形成到导电线的导电触点时，邻近导电线的接近可成问题。举例来说，在经减小特征大小下，可难以将导电触点与导电线对齐及对准。错位的导电触点可横跨一个以上导电线且跨越由导电触点接触的导电线而造成短路。“鲨鱼颚”布局并未解决随着装置特征缩小所出现的对齐及对准问题。

附图说明

图1是具有所谓的“鲨鱼颚”布局的现有技术导电线配置的示意性图解说明；

图2A到图14是根据本发明的实施例的在各种制作阶段期间的半导体装置的横截面及平面图；

图15A到图15E是根据本发明的另一实施例的在各种制作阶段期间的半导体装置的平面图；且

图16A到图16C是根据本发明的又一实施例的在各种制作阶段期间的半导体装置的平面图。

具体实施方式

同此包含的图解说明并非打算为任何特定系统或半导体装置的实际视图，而是仅为用于描述本文中的实施例的理想化表示。图之间共有的元件及特征可保持相同的数字标示。