[发明专利]用于编程非易失性存储器的智能验证

说明书

提供了在编程非易失性储存器时减少电流消耗的技术。使用存储器单元的子集来进行智能验证。通过将智能验证施加到存储器单元的仅一个子集来节省电流。智能验证可以用来表征编程速度。智能验证的结果可以用来确定稍后在编程过程中要被施加的虚拟编程脉冲的幅度。虚拟编程脉冲之后没有编程验证，从而减少了电流。如果虚拟编程脉冲将阈值电压推到足够高，则在稍后的编程中验证时，这些存储器单元将不传导电流。因此，在编程验证期间节省了电流。另外，在编程脉冲之前，接收虚拟脉冲的存储器单元的位线不需要预充电，从而可以节省更多的电流。

技术领域

本公开涉及用于非易失性储存器的技术。

背景技术

半导体存储器用于各种电子装置中。例如，非易失性半导体存储器用于蜂窝电话、数字照相机、个人数字助理、移动计算装置、非移动计算装置以及其他装置中。电可擦除可编程只读存储器(EEPROM)和闪速存储器是最流行的非易失性半导体存储器。

一些非易失性存储器将信息储存在与半导体基板中的沟道区域绝缘的电荷储存区域中。作为一个示例，浮置栅极位于半导体基板中的沟道区域之上并与之绝缘。浮置栅极位于源极与漏极区域之间。控制栅极设置在浮置栅极之上并与之绝缘。晶体管的阈值电压由浮置栅极上保留的电荷量控制。换言之，在晶体管导通以允许其源极与漏极之间导通之前，必须施加到控制栅极的最小电压量由浮动栅极上的电荷的电平控制。

一些非易失性存储器利用电荷俘获层来储存信息。一个这样的示例具有氧化物-氮化物-氧化物(ONO)区域，其中氮化物(例如，SiN)充当电荷俘获层以储存信息。在这样的存储器单元被编程时，电子被储存在电荷俘获层中。

非易失性存储器具有2D架构或3D架构。近来，已经提出了使用具有存储器单元串的3D堆叠存储器结构的超高密度储存装置。一种这样的储存装置有时称为位成本可扩展(BiCS)架构。例如，3D NAND堆叠存储器装置可由交替的导体和绝缘体层的阵列形成。在这些层中钻出存储器孔来同时限定许多存储器层。然后通过用适当的材料填充存储器孔来形成NAND串。直的NAND串在一个存储器孔中延伸，而管或U形NAND串(P-BiCS)包含存储器单元的一对垂直列，这对垂直列在两个存储器孔中延伸并且由管连接而连接。存储器单元的控制栅极由导体层提供。

在编程某些非易失性存储器装置(诸如NAND闪速存储器装置)之前，擦除存储器单元。对于一些装置，擦除操作从浮置栅极移除电子。对于一些装置，擦除操作从电荷俘获层移除电子。因此，擦除可以降低存储器单元的阈值电压。

可以通过将编程电压施加到控制栅极以提高存储器单元的阈值电压，来实现存储器单元的编程。典型地，为了确定存储器单元是否已经达到其预期的阈值电压，在施加编程电压之后，进行感测操作(称为编程验证)。此过程可以在若干编程循环中重复。存储器单元在达到其目标阈值电压后可以被锁定而不进一步编程，以防止过度编程。

附图说明

相同附图标记的元件在不同的图中指代共同的组件。

图1是3D堆叠非易失性存储器装置的透视图。

图2是诸如图1的3D堆叠非易失性存储器装置的存储器装置的功能性框图。

图3是具有两个平面的存储器结构的框图。

图4A描绘了存储器单元的块的部分的顶视图。

图4B描绘了存储器单元的块的部分的横截面视图。

图4C描绘了选择栅极层和字线层的视图。

图4D是存储器单元的垂直列的横截面视图。

图5A描绘了编程过程的一个实施例的流程图。

图5B说明了当每个存储器单元储存三位数据时，对应于存储器单元阵列的数据状态的示例性V_T分布。