[发明专利]指令块地址寄存器

说明书

公开了用于控制基于块的处理器架构中的指令流的装置和方法。在所公开的技术的一个示例中，指令块地址寄存器存储到存储器的索引地址，该存储器存储指令块的多个指令，当处理器处于一个或多个非特权操作模式时，被索引的地址不可访问，一个或多个执行单元被配置为执行指令块的指令；以及控制单元被配置为基于被索引的地址，从存储器中取回并且译码多个指令中的两个或更多个指令。

背景技术

由于摩尔定律所预测的持续的晶体管扩展，微处理器已经从晶体管数的持续增加、集成电路成本、制造资本、时钟频率、以及能量效率中获益，而相关的处理器指令集架构(ISA)却很小变化。然而，从在过去40年里驱动半导体工业的光刻扩展实现的益处正在放缓或者甚至反转。精简指令集计算(RISC)架构已经成为处理器设计中的主导典范很多年。乱序超标量实现尚未在面积或性能方面展现出持续改进。因此，存在充分的机会对处理器ISA进行改进，以扩展性能改进。

发明内容

公开了用于配置、操作和编译包括显式数据图执行(EDGE)架构的基于块的处理器架构(BB-ISA)的代码的方法、装置和计算机可读存储设备。所描述的用于例如改进处理器性能和/或减少能量消耗的解决方案的技术和工具可以被单独实施，或者以彼此的各种组合实施。如下文将更充分地描述的，所描述的技术和工具可以被实现在以下各项中：数字信号处理器、微处理器、专用集成电路(ASIC)、软处理器(例如，使用可重新配置逻辑被实现在现场可编程门阵列(FPGA)中的微处理器核)、可编程逻辑、或者其他适合的逻辑电路。如对于本领域的普通技术人员而言将容易地明显的，所公开的技术可以被实现在各种计算平台中，包括但不限于服务器、大型机、手机、智能电话、PDA、手持式设备、手持式计算机、PDA、触摸屏平板设备、平板计算机、可穿戴计算机、以及膝上型计算机。

在所公开的技术的一些示例中，处理器核被配置为使用多个执行单元来取回并且执行指令块。处理器控制单元包括至少一个指令块地址寄存器(IBAR)，至少一个指令块地址寄存器(IBAR)对用于取回可变大小的指令块的位置进行索引，指令块地址寄存器通过利用上述执行单元之一执行分支指令而被隐式写入。指令块地址寄存器从基于块的处理器的一个或多个操作模式不可见。

提供本发明内容以引入以简化形式在以下具体实施方式中被进一步描述的概念的选择。本发明内容无意标识要求保护的主题的关键特征或基本特征，也无意用于限制要求保护的主题的范围。所公开的主题的前述和其他目标、特征以及优点将从参考附图进行的以下具体实施方式变得更加明显。

附图说明

图1示出了可以在所公开的技术的一些示例中使用的基于块的处理器核。

图2图示了如可以在所公开的技术的一些示例中使用的基于块的处理器核。

图3图示了根据所公开的技术的某些示例的多个指令块。

图4示出了可以在所公开的技术的一些实例中使用的源代码和指令块的部分。

图5图示了如可以在所公开的技术的一些示例中使用的基于块的处理器头部和指令。

图6是示出当指令块被映射、执行和引退时被指派给指令块的多个状态的状态图。

图7示出了可以在所公开的技术的某些示例中使用的基于块的处理器配置。

图8示出了可以在所公开的技术的某些示例中使用的用于基于块的处理器的源代码和汇编代码。

图9是示出根据所公开的技术的某些示例的用于指令块地址寄存器的地址的计算的图。

图10是概述可以根据所公开的技术的某些示例来执行的使用指令块地址寄存器的示例方法的流程图。

图11是示出用于实现所公开的技术的一些示例的合适的计算环境的框图。

具体实施方式