[发明专利]在目标字段中存储无效

说明书

公开了用于使在无效指令的目标字段中标识的存储器存储指令无效的装置和方法。在所公开的技术的一些示例中，一种装置可以包括存储器和被配置为取回并且执行多个指令块的一个或多个基于块的处理器核。核之一可以包括至少部分基于接收无效指令而被配置为基于无效指令的目标字段来获取用于多个存储器访问指令中的存储器访问指令的指令标识的控制单元。使与指令标识相关联的存储器访问指令无效。存储器访问指令位于多个指令块中的第一指令块中。基于无效存储器访问指令，执行来自第一指令块的后续存储器访问指令。

背景技术

由于摩尔定律所预测的持续的晶体管扩展，微处理器已经从晶体管数的持续增加、集成电路成本、制造资本、时钟频率、以及能量效率中收益，而相关的处理器指令集架构(ISA)却很小变化。然而，从在过去40年里驱动半导体工业的光刻扩展实现的益处正在放缓或者甚至反转。精简指令集计算(RISC)架构已经成为处理器设计中的主导典范很多年。乱序超标量实现尚未在面积或性能方面展现出持续改进。因此，存在对于扩展性能改进的处理器ISA改进的足够机会。

发明内容

公开了用于配置、操作和编译用于基于块的处理器架构(BB-ISA)(包括显式数据图执行(EDGE)架构)的代码的方法、装置和计算机可读存储设备。所描述的用于例如改进处理器性能和/或减少能量消耗的解决方案的技术和工具可以单独实现，或者以彼此的各种组合来实现。如下面将更充分地描述的，所描述的技术和工具可以被实现在以下各项中：数字信号处理器、微处理器、专用集成电路(ASIC)、软处理器(例如，使用可重新配置逻辑被实现在现场可编程门阵列(FPGA)中的微处理器核)、可编程逻辑、或者其他适合的逻辑电路。如对于本领域的普通技术人员而言将容易地明显的，所公开的技术可以被实现在各种计算平台中，包括但不限于服务器、大型机、手机、智能电话、PDA、手持式设备、手持式计算机、触摸屏平板设备、平板计算机、可穿戴计算机、以及膝上型计算机。

在所公开的技术的一个示例中，一种基于块的处理器被配置为基于存储数据的硬件结构来执行指令块内的至少一个断言的指令，该数据指示存储器访问指令的相对顺序和/或将在与断言的指令相关联的条件满足(或不满足)时执行的存储器访问指令(例如，存储器存储指令)的总数。存储器访问指令的顺序可以通过加载/存储标识符(LSID)来指示。一旦块产生其所有输出(即，寄存器写入、存储器存储和至少一个分支指令)，指令块可以被提交(即，它完成并且后续块可以被执行)。参考指令块中的断言的指令，存储器存储指令可以位于断言的指令的两个断言的执行路径中。然而，由于将仅执行断言的执行路径中的一个(基于指令条件是否满足)，所以在非正在执行的断言的路径中的存储器访问指令(例如，存储器存储指令)必须在当前正在执行的断言的路径中被无效，以便考虑所有存储器访问指令并且提交断言的指令。

在一些示例中，编译器可以生成至少一个无效指令，无效指令可以用于使出现在断言的指令的非正在执行的断言的路径中的存储器访问指令无效。更具体地，无效指令可以指定目标字段中的存储器访问指令(例如，存储器存储指令)的LSID。无效指令的目标字段中的LSID可以用于使对应的存储器访问指令无效，好像存储器访问指令已经被执行。在一些示例中，无效指令可以在其目标字段中包括移位位和LSID掩码，使得可以通过使用移位位和LSID掩码来覆盖一定范围的LSID(例如，相同的LSID掩码可以基于移位位指定不同的LSID)。在一些示例中，无效指令可以包括两个目标字段，每个目标字段指定必须被无效的存储器访问指令的LSID。在一些示例中，代替生成无效指令，基于块的处理器可以检测出现在断言的指令的非正在执行部分(arm)中的存储器访问指令，并且可以继续执行断言的指令的剩余部分，好像非正在执行部分中的存储器访问指令已经被执行。在一些示例中，处理器可以使用计数器(例如，存储器访问指令的总计数)，并且存储器访问指令可以通过递增计数器(并且在计数器达到指令块的存储器访问指令的总数时提交指令块)来被无效。

提供本发明内容以引入以在具体实施方式中下面进一步描述的简化形式的概念的选择。本发明内容不旨在标识要求保护的主题的关键特征或基本特征，其也不旨在用于限制要求保护的主题的范围。所公开的主题的前述和其他目标、特征以及优点将从参考附图进行的以下具体实施方式变得更加明显。