[发明专利]具有可调电压和端接的存储器接口以及使用方法

说明书

一种存储器接口包括：上拉器件和下拉器件，其中上拉器件耦合在电力轨与数据线之间，并且其中下拉器件耦合在数据线与地之间；以及电源，其被配置为在端接数据传输模式期间向电力轨供应第一电源电压，在端接数据传输模式中，耦合到数据线的接收存储器接口具有有效的片内端接，并且其中电源还被配置为在未端接数据传输模式期间向电力轨供应第二电源电压，在未端接数据传输模式中片内端接并未加载数据线，第二电源电压小于第一电源电压。

相关申请的交叉引用

本申请要求于2015年9月24日提交的第14/863,890号美国非临时申请的优先权，其全部内容通过引用并入本文，如同在下文中出于所有可应用的目的而被被完整陈述。

技术领域

本申请涉及与处理器设备的存储器接口，并且更具体地涉及具有可调电压和端接的存储器接口。

背景技术

同步动态随机存取存储器(SDRAM)是用于移动通信和计算设备(诸如智能手机和平板电脑)的一种类型的存储器。在一些实施例中，双倍数据速率SDRAM(DDR SDRAM或DDR)是指一种存储器类型和用于与存储器通信的相关接口。此外，有时被称为移动DDR低功耗DDR(LPDDR或简称LP)是旨在降低功耗的一类DDR，其中移动设备是目标应用。存在有与各种数据速度和功率要求相对应的几种版本的LPDDR。例如，LPDDR3(有时也表示为LP3)和LPDDR4(有时也表示为LP4)是LPDDR的两个最新版本。LPDDR4被设计为以更高的速度进行通信并且消耗比LPDDR3更少的功率，但是以增加的成本和/或复杂性为代价。

现代移动设备(诸如智能手机)的趋势是将存储器设计聚焦在更大的存储器传输速率上，同时节省功耗。片上系统(SoC)通常被用于移动设备以节省功率和/或最小化空间要求。SoC是指被嵌入在单个衬底上以允许移动设备执行复杂且耗电量大的应用的多个功能模块，诸如调制解调器和应用处理器核。单个衬底有时被称为裸片，所以多个功能块通常在单个裸片上实现。

目前这一代低功耗双倍数据速率(LPDDR4)DRAM在其接口中针对上拉和下拉驱动器两者均使用n型场效应晶体管(NFET)。另外，可以在接收数据时接通片内端接(ODT)器件(例如，晶体管)，以向接收线呈现期望阻抗。这通常被称为已端接模式。当上拉和下拉晶体管在数据传输期间被导通时，上拉和下拉晶体管被调谐成也呈现期望阻抗(例如，50欧姆)。

传统LPDDR4接口的电源电压(VDDQ)通常为大约1.1V。在其中ODT晶体管在接收节点中有效的端接高速操作模式中，发射器件中的上拉晶体管和接收器件中的ODT晶体管有效地形成分压器，分压器将用于上拉晶体管的电源电压分压一半。当有效时，上拉晶体管的源极电压为VDDQ减去其阈值电压，使得源极电压在最小值550mV到最大值888mV之间变化(平均值大约为720mV)。由于如刚才讨论所形成的分压器，因此当上拉器件有效时，接收器件将平均接收大约350mV的电压。当下拉器件有效时，所接收的电压为地，使得针对端接高速模式在接收节点处的电压摆动大约为350mV。

但是端接模式中的有效ODT器件消耗DC电力。因此，如果当前数据传输不需要端接高速模式的带宽，则可以使用未端接减速模式。在未端接模式中，ODT器件关断。由于接收器件的ODT器件在未端接模式中关断，因此几乎不消耗DC电力。但是，电压摆动等于上拉器件的电源电压(如刚才描述的550mV到888mV)。AC电力与电压摆动的平方成正比，从而使得未端接模式中的AC功耗大约为端接模式中的AC功耗的四倍。

因此，本领域需要改进用于存储器接口的未端接模式。

发明内容