[发明专利]用于嵌段共聚物自组装的组合物和方法

说明书

本发明涉及含有可交联和可接枝部分的新型共聚物，包含这些新型共聚物和溶剂的新型组合物，以及使用这些新型组合物在基底上形成交联和接枝的中性层膜的方法，该新型组合物用于在该中性层涂覆的基底上配向嵌段共聚物(BCP)的微结构域的方法中，例如自组装和定向自组装。该新型组合物包含至少一种含有至少一个结构(1)的单元、至少一个结构(2)的单元、至少一个结构(3)的单元，一个端基和一个具有结构(1')的端基的新型无规共聚物；该新型聚合物，组合物和方法可用于制造电子器件。

发明领域

本发明涉及新型聚合物、新型组合物和使用该新型组合物来使定向自组装嵌段共聚物(BCP)的微结构域配向的新型方法。该组合物和方法可用于制造电子器件。

发明描述

嵌段共聚物的定向自组装是一种可用于生成用于制造微电子器件的越来越小的图案化特征的方法，其中可以达到纳米级的特征的临界尺寸(CD)。定向自组装方法对于扩展微光刻技术的解析度能力是期望的。在常规光刻手段中，可以使用紫外(UV)辐射通过掩模曝光在涂覆在基底或分层基底的光致抗蚀剂层上。正性或负性光致抗蚀剂是有用的，并且这些还可以包含难熔元素例如硅，以实现使用常规集成电路(IC)等离子体处理进行干法显影。在正性光致抗蚀剂中，透过掩模的UV辐射引起光致抗蚀剂中的光化学反应，使得曝光区域用显影剂溶液或通过常规IC等离子体处理去除。反之，在负性光致抗蚀剂中，透过掩模的UV辐射使暴露于辐射的区域变得不易用显影剂溶液或通过常规的IC等离子体处理去除。然后将集成电路特征如门栅、通孔或互连结构蚀刻到基底或分层基底中，并且去除剩余的光致抗蚀剂。当使用常规的光刻曝光方法时，集成电路特征的特征尺寸是有限的。由于与像差、聚焦、邻近效应、最小可实现的曝光波长和最大可实现的数值孔径有关的限制，使用辐射曝光难以实现图案尺寸的进一步降低。大规模集成的需求已经导致器件中的电路尺寸和特征不断缩小。过去，特征的最终解析度已经取决于用于曝光光致抗蚀剂的光的波长，这具有其自身的限制。定向组装技术，例如使用嵌段共聚物成像的图形外延法和化学外延法，是用于在减少CD变化的同时提高解析度的非常理想的技术。这些技术可用于增强常规UV光刻技术，或者在采用EUV，电子束，深UV或浸没式光刻法的手段中用于实现甚至更高的解析度和CD控制。定向自组装嵌段共聚物包含抗蚀刻共聚物单元嵌段和高度可蚀刻共聚物单元嵌段，其当在基底上涂覆、配向和蚀刻时产生非常高密度图案的区域。

在图形外延法定向自组装方法中，嵌段共聚物围绕用常规光刻法(紫外线，深UV，电子束，极UV(EUV)曝光源)预先图案化的基板自组织，以形成重复的形貌特征，例如线/空间(L/S)或接触孔(CH)图案。在L/S定向自组装阵列的实例中，嵌段共聚物可以形成自配向的层状区域，其可以在预先图案化的线之间的沟槽中形成具有不同间距的线/空间图案，由此通过将在形貌线之间的沟槽中的空间细分成更精细的图案来提高图案解析度。例如，能够微相分离且包含耐等离子蚀刻的富含碳(例如苯乙烯或含有一些其他元素如Si，Ge，Ti)的嵌段和高度等离子可蚀刻或可去除的嵌段的二嵌段共聚物，可以提供高解析度图案限定。高度可蚀刻的嵌段的实例可以包括富含氧且不含有难熔元素并且能够形成高度可蚀刻的嵌段的单体，例如甲基丙烯酸甲酯。在限定自组装图案的蚀刻方法中使用的等离子体蚀刻气通常是用于制造集成电路(IC)的方法中使用的那些。以这种方式，可以在通常的IC基底上产生与通过常规光刻技术可限定的图案相比非常精细的图案，从而实现图案倍增。类似地，通过使用图形外延法可以使诸如接触孔之类的特征更致密，其中合适的嵌段共聚物通过定向自组装围绕由常规光刻限定的接触孔或柱使自身排列，从而形成更致密的可蚀刻和抗蚀刻结构域的区域的阵列，其当蚀刻时产生更致密的接触孔阵列。因此，图形外延法具有提供图案矫正和图案倍增二者的潜能。