[发明专利]III族氮化物半导体基板的制造方法及III族氮化物半导体基板

说明书

本发明提供一种能够有效率地得到表面的位错密度低的III族氮化物半导体基板的III族氮化物半导体基板的制造方法。本发明的III族氮化物半导体基板的制造方法的特征在于，具有：第一工序，在基板上形成第二III族氮化物半导体层；第二工序，在所述第二III族氮化物半导体层上形成保护层，第三工序，通过对所述保护层及所述第二III族氮化物半导体层的气相蚀刻在所述第二III族氮化物半导体层上的位错部分选择性地形成凹槽，及第四工序，以残留有所述凹槽的方式在所述第二III族氮化物半导体层及/或残留的所述保护层上形成第三III族氮化物半导体层。

技术领域

本发明涉及一种III族氮化物半导体基板的制造方法及III族氮化物半导体基板。

背景技术

在使III族氮化物半导体层生长于基板上而制造III族氮化物半导体基板的处理中，通常，由于基板材料与III族氮化物半导体材料的晶格不匹配而在 III族氮化物半导体层中产生较多的位错。将GaN成膜于Si基板上的情况下， GaN层表面的位错密度是1×10⁹～1×10¹⁰/cm²，而即使将近年一般所使用的蓝宝石用作基板，GaN层表面的位错密度为5×10⁸/cm²左右。关于位错，将III 族氮化物半导体基板作为LED的情况下，成为发光效率的降低的原因，而作为功率装置的情况下，成为产生泄漏电流的原因。

专利文献1中记载有如下GaN系化合物半导体的制造方法，即在基板上形成第一GaN系化合物半导体层，在其上方离散性地形成SiN缓冲体，在其上方形成第二GaN系化合物半导体层。对下述内容进行了说明：在该技术中，由于 SiN缓冲体的存在，第二GaN系化合物半导体层内的位错减少。

专利文献2中记载有如下III族氮化物半导体的制造方法，即在Si基板上条纹状地形成SiO₂，之后，使III族氮化物半导体层生长。对下述内容进行说明：在该技术中，通过III族氮化物半导体层横向生长于SiO₂上，从而位错减少。

现有技术文献

专利文献

专利文献1：日本特开2002-43233号公报

专利文献2：日本特开2000-331946号公报

然而，在专利文献1的技术中，在未形成有SiN缓冲体的位置，位错自第一GaN系化合物半导体层扩展至第二GaN系化合物半导体层内。难以使扩展的位错发生弯曲而不脱离至第二GaN系化合物半导体层的表面。

另外，在专利文献2的技术中，对于SiO₂的图案化需要另外的工序，因此产生生产成本。另外，如果使III族氮化物半导体层生长于条纹状的SiO₂上，则能够在施加由晶格常数差、热膨胀系数差产生的应力的一侧产生不匀，因此产生基板的翘曲的问题。

发明内容

因此，鉴于上述课题，本发明的目的在于提供一种能够有效率地得到表面的位错密度低的III族氮化物半导体基板的III族氮化物半导体基板的制造方法。

用于解决技术问题的方案

关于解决上述课题的本申请的第一发明的主旨方案，III族氮化物半导体基板的制造方法的其特征在于，具有：

第一工序，在基板上形成第二III族氮化物半导体层；

第二工序，在所述第二III族氮化物半导体层上形成保护层；

第三工序，通过对所述保护层及所述第二III族氮化物半导体层的气相蚀刻在所述第二III族氮化物半导体层上的位错部分选择性地形成凹槽；及

第四工序，以残留有所述凹槽的方式在所述第二III族氮化物半导体层及/ 或残留的所述保护层上形成第三III族氮化物半导体层。