[发明专利]模数数据转换器和/或数模数据转换器的同步的方法

权利要求书

1.一种用于将数字/模拟数据转换器和/或模拟/数字数据转换器与公共参考时钟CLK的有效沿同步的方法，其特征在于，所述转换器形成至少一个串行传输链，该传输链能够传输由转换器的控制单元UC发出的同步信号SYNC-m，所述转换器的数量为K，所述方法使得：

-链中1阶的转换器CN₁具有连接至控制单元的同步控制输出OUT-sync的同步输入IN；

-在链中高于1的j阶的每个转换器CN_j都具有连接至链中j-1阶的转换器CN_j-1的同步输出OUT的同步输入IN，1＜j≤K；

所述同步方法的特征在于，将链的转换器与由控制单元激活的参考时钟的有效沿同步的过程包括以下步骤，所述步骤由控制单元进行控制：

-在每个转换器中对同步配置寄存器REG_j进行初始化的步骤，所述同步配置寄存器REG_j包括至少一个极性参数Sel-Edge_j，该极性参数Sel-Edge_j定义用于检测通过转换器的同步输入IN输入的信号的参考时钟CLK沿的极性作为参考时钟的有效沿的极性或相反极性；然后

-向控制单元的同步控制输出SYNC-out发送同步信号SYNC-m的步骤，该同步信号SYNC-m为宽度至少等于一个参考时钟周期的脉冲；

所述同步方法的特征也在于，链中的每个转换器都配置为执行以下步骤：

-a)在参考时钟CLK沿上检测通过同步输入IN输入的同步信号SYNC_in_j的步骤，所述参考时钟CLK的沿具有由在转换器中配置的所述极性参数Sel-Edge_j的值定义的极性，以及

-b)将下一个参考时钟的有效沿与在步骤a)中检测的信号对准以提供与参考时钟的有效沿对准的同步信号，以及将对准的同步信号SYNC-out_j应用于转换器的同步输出OUT的步骤。

2.根据权利要求1所述的方法，其中，链中的每个转换器CN_j由处于采样频率Fe_j的n个转换芯形成，该采样频率Fe_j由参考时钟频率除以n的分频器提供，其中n为非零整数，并且每个转换器CN_j配置为在步骤b)之后执行以下步骤：

-c)将在步骤b)中获得的所述对准的同步信号移位整数个参考时钟CLK周期的步骤，该整数由转换器的所述配置寄存器提供的相位参数Sel-shift_j的值定义；以及

-d)利用获得的移位信号SYNC-Core_j作为重置所述频率除以n的分频器的信号的步骤，

由相位参数定义的所述整数具有包括在0和n-1之间的值，包括上下限。

3.根据权利要求1或2所述的方法，其中，链中的每个转换器都进一步配置为执行以下步骤：

e)通过将在检测沿上获取的第一值与同步信号的至少一个第二值以及所述信号的至少一个第三值进行比较，来验证通过同步输入IN接收的并且在参考时钟沿上获取的同步信号SYNC-in_j的有效电平的稳定性，所述参考时钟沿通过所述极性参数的值在检测步骤a)中定义，所述第二值在所述检测沿之前的设定时间处的沿上获取，所述第三值在所述检测沿之后的设定时间处的沿上获取，如果所述第一值、第二值和第三值不全部相同，则激活转换器的所述配置寄存器中的相应标志位Flag_j。

4.根据权利要求3所述的方法，其特征在于，转换器的配置寄存器的标志位由控制单元在设置阶段P1中使用，以改变链的每个转换器的极性参数的值，从默认初始化的第一二进制值变为第二二进制值，并且，在所述设置阶段中，每次在链的转换器的配置寄存器中激活标志位时，控制单元都发出新的同步信号，所述设置阶段能够从链的输入处的第一转换器到链的最后一个转换器连续地配置每个转换器的极性参数。