[发明专利]在垂直功率半导体装置中的源极－栅极区域架构

权利要求书

1.一种集成电路，其包括：

第一导电类型的半导体衬底；

所述第一导电类型的外延层，其上覆于所述衬底，所述外延层具有比所述衬底更轻的掺杂剂浓度；

多个栅极电极，其安置于所述外延层的表面附近且彼此隔开；

第二导电类型的多个本体区域，其在栅极电极之间的位置处安置到所述外延层的所述表面中；

在每一本体区域内，所述第一导电的第一源极区域及第二源极区域安置于所述本体区域的表面处；

在每一经掺杂本体区域内，所述第二导电类型的本体接触区域安置于所述第一源极区域与所述第二源极区域之间的所述表面处；

金属硅化物包层，其在每一本体区域的所述第一源极区域及所述第二源极区域的至少一部分及所述本体接触区域的表面处；

绝缘层，其上覆于所述栅极电极且具有平坦化表面；

多个导电插塞，其通过所述绝缘层中的接触开口接触所述金属硅化物包层；及

金属导体，其安置于所述绝缘层上方且与所述多个导电插塞接触。

2.根据权利要求1所述的集成电路，其进一步包括：

所述第二导电类型的多个柱，其各自形成到所述外延层中下伏于所述本体区域中的一者的位置处且与所述本体区域中的一者接触。

3.根据权利要求1所述的集成电路，其中所述第一源极区域及所述第二源极区域各自具有相对于所述栅极电极中的一者自对准的边缘。

4.根据权利要求1所述的集成电路，其进一步包括：

栅极电介质层，其安置于每一栅极电极与所述外延层的所述表面之间；

侧壁绝缘体元件，其沿着每一栅极电极的每一侧安置。

5.根据权利要求1所述的集成电路，其中所述导电插塞包括：

一或多个势垒金属层，其沿着所述接触开口的侧及底部安置；及

金属插塞，其经安置邻近所述势垒金属。

6.根据权利要求5所述的集成电路，其中所述势垒金属包括钛且所述金属插塞包括钨。

7.根据权利要求1所述的集成电路，其中所述金属硅化物包层还安置于每一栅极电极的表面处。

8.根据权利要求7所述的集成电路，其进一步包括：

侧壁绝缘体元件，其沿着每一栅极电极的每一侧安置。

9.根据权利要求8所述的集成电路，其进一步包括：

局部互连件，其安置于所述侧壁绝缘体元件的表面上且在安置于所述栅极电极处的所述金属硅化物包层与安置于所述第一源极区域及所述第二源极区域的至少一部分及所述本体接触区域的所述表面处的所述金属硅化物包层之间形成电接触。

10.一种制造垂直功率装置的方法，其包括：

在第一导电类型的半导体的表面附近形成彼此隔开的多个栅极电极；

在所述表面处形成第二导电类型的多个本体区域，所述多个本体区域通过下伏于所述栅极电极的表面的位置彼此隔开；

将所述第一导电类型的第一源极区域及第二源极区域形成到每一本体区域中；

将所述第一源极区域与所述第二源极区域之间的位置处的所述第二导电类型的本体接触区域形成到每一本体区域中；

沉积与所述源极区域及本体接触区域接触的金属；

接着加热所述金属以在所述源极区域及本体接触区域的表面处形成金属硅化物；

整体沉积绝缘体材料；

平坦化所述绝缘体材料；

形成穿过所述平坦化绝缘体材料的接触开口；

在所述接触开口中形成多个导电插塞使其与所述源极区域及本体接触区域的所述表面处的所述金属硅化物电接触；及

接着形成与所述多个导电插塞电接触的金属导体。