[发明专利]在垂直功率半导体装置中的源极－栅极区域架构

说明书

本发明揭示一种具有到源极及本体区域的经改进接触的垂直漂移金属氧化物半导体VDMOS晶体管及一种制造所述VDMOS晶体管的方法。所述源极区域到相反类型的本体区域中的掩蔽离子植入界定本体接触区域的位置，随后使用毯覆式植入而植入所述本体接触区域。所述源极区域及本体接触区域的表面是硅化物包层，且沉积及平坦化上覆绝缘体层。接触开口经形成穿过所述平坦化绝缘体层，在所述接触开口内形成导电插塞以接触所述金属硅化物及因此所述装置的所述源极及本体区域。金属导体整体经形成到所要厚度且接触所述导电插塞以将偏置提供到所述源极及本体区域。

背景技术

本发明涉及半导体功率装置的领域。所揭示的实施例涉及垂直功率晶体管的表面结构。

如所属领域中已知，半导体功率切换装置理想地能够凭借最小切换时间及最小切换功率消耗在接通状态中时以最小电压降传导大电流而在关断状态中时以最小电流传导阻挡大反向电压。还寻求制造良率的改进及制造成本的减小。通过装置架构的创新而非如在低功率半导体装置(例如数字逻辑及存储器装置)的情况中那样通过装置特征大小的缩小而在现代功率晶体管中作出朝向这些理想属性的极大进展。

现在在许多功率应用中广泛使用垂直功率装置。这些装置在通过装置表面与其衬底之间的漂移区域垂直地传导电流的意义上是垂直的。此漂移区域的长度在关断状态中可吸收大耗尽区域且因此建立高反向击穿电压，这实现高电压操作。熟知类型的垂直功率装置包含垂直漂移金属氧化物半导体(VDMOS)场效晶体管、绝缘栅极双极性晶体管(IGBT)与闸控功率二极管，其全部包含足以支持所要高击穿电压的漂移区域。VDMOS装置由于其快速切换速度而变得尤其有吸引力，且因而尤其适合于实施于切换模式的电力供应器中。

图1a以横截面说明常规n沟道垂直漂移MOS晶体管的构造的实例。图1a的VDMOS2具有在n+衬底4处的漏极端子及由n型外延层6提供的漂移区域，所述漂移区域上覆于衬底4且延伸到装置的表面，如所展示。在n型外延层6的表面处的p型本体区域8充当VDMOS本体区域，在所述本体区域内的一或多个n+区域10充当VDMOS 2的源极。栅极电介质11与栅极电极12上覆于p型本体区域8在源极区域10与n型外延层6处的漏极之间的部分。将偏置施加到n+源极区域10及p型本体区域8(通常在p+接触区域处，未展示)，使得VDMOS 2的本体节点被偏置在源极电势下。其它导体(未展示)接触栅极电极12及衬底4以分别提供栅极偏置及漏极偏置。如在任何n沟道MOS晶体管中，通过在栅极电极12处的超过晶体管阈值电压的电压结合足够漏极到源极偏置而将垂直功率VDMOS 2偏置到接通状态中。在典型功率应用中的漏极到源极偏置通常非常高(例如，高达从几百到高于一千伏特)。如图1a中展示，接通状态的源极-漏极电流Ids自源极区域10沿着p型本体区域8的本体区域中的反转层横向传导且垂直通过外延层6到晶体管漏极处的衬底4中。VDMOS 2的接通电阻包含p型本体区域8中的沟道电阻R_ch，但由于n型外延层6的厚度及相对轻掺杂剂浓度，所述接通电阻通常由n型外延层6的电阻R_epi主导。虽然外延层6的掺杂浓度的增加将减小电阻R_epi且因此减小VDMOS 2的总体接通电阻，但VDMOS 2的击穿电压与其n型外延层6的厚度(即，VDMOS“漂移”长度)直接相关且与更轻度掺杂的外延层6的掺杂剂浓度逆相关。由于典型VDMOS装置在关断状态中必须耐受高漏极到源极电压(例如，大约几百伏特)，因此需要接通电阻与关断状态的击穿电压之间的折衷。