[发明专利]具有基于沟槽模制的电磁干扰屏蔽的半导体封装

说明书

公开了具有电磁干扰(EMI)屏蔽的半导体封装及其制造方法。该半导体封装可以容纳单个电子部件或可以是系统级封装(SiP)实施方式。可以在半导体封装顶部并沿其周边提供EMI屏蔽。周边上的EMI屏蔽可以由设置于模制件的侧壁上的固化的导电油墨或固化的导电膏形成，所述模制件包封半导体封装上提供的电子部件。可以通过在利用固化模制件在原位形成的沟槽中填充导电油墨来形成EMI屏蔽的竖直部分，包括周边上的EMI屏蔽。EMI屏蔽的顶部部分可以另外是固化的导电油墨。

相关申请的交叉引用

本申请要求享有2015年12月22日提交的美国申请No.14/978,897的权益，在此通过引用将该美国申请的公开内容并入本文，如同完整阐述一般。

技术领域

本公开总体上涉及半导体封装，并且更具体而言涉及具有基于沟槽模制的电磁屏蔽的半导体封装。

背景技术

集成电路和其它电子器件可以被封装于半导体封装上。半导体封装可以被集成到例如消费电子系统的电子系统上。半导体封装上提供的(多个)集成电路和/或电子器件可能会彼此干扰或干扰其中集成了半导体封装的系统的其它电子部件。

附图说明

现在将参考附图，附图未必按比例绘制，并且在附图中：

图1A-图1H描绘了根据本公开的示例性实施例的具有基于沟槽模制的电磁干扰(EMI)屏蔽件的示例性半导体封装和制造过程的简化截面示意图。

图2A-图2D描绘了根据本公开的示例性实施例的示出了具有基于沟槽模制的EMI屏蔽的各种半导体封装的简化截面示意图。

图3A和图3B描绘了根据本公开的示例性实施例的示出了具有基于沟槽模制的EMI屏蔽的、其中具有多个管芯的各种半导体封装的简化截面示意图。

图4A和图4B描绘了根据本公开的示例性实施例的示出了在管芯和具有基于沟槽模制的EMI屏蔽件的半导体封装之间具有任何各种电气和机械耦合的半导体封装的简化截面示意图。

图5描绘了根据本公开的示例性实施例的示出了在一个或多个电子部件周围具有基于沟槽模制的EMI屏蔽的系统级封装(SiP)的简化截面示意图。

图6描绘了根据本公开的示例性实施例的示出了用于固化其上设置有插件的模制环氧树脂的版框、以及在系统级封装的表面上的模制件的所得到的沟槽的简化示意图，其中利用带有插件的版框固化模制环氧树脂。

图7描绘了根据本公开的示例性实施例的其上设置有插件的版框的简化截面示意图。

图8描绘了根据本公开的示例性实施例的示出了用于制造图1-图5的具有基于沟槽模制的EMI结构的半导体封装的示例性方法的流程图。

具体实施方式

下文参考附图更完整地描述本公开的实施例，附图中示出了本公开的示例性实施例。然而，本公开可以体现于很多不同形式，并且不应理解为限于本文阐述的示例性实施例；相反，提供这些实施例是以使本公开将是透彻且完整的，并且将向本领域的技术人员完整传达本公开的范围。在所有附图中，相似的附图标记指代相似、但未必相同或等同的元件。

以充足的细节描述了以下实施例，以使至少本领域技术人员能够理解和利用本公开。要理解的是，基于本公开，其它实施例会是显而易见的，并且可以做出过程、机械、材料、尺寸、处理设备和参数改变而不脱离本公开的范围。