[发明专利]忆阻阵列及用于对忆阻阵列编程的方法

说明书

在根据本公开的一个示例中，描述了忆阻阵列。该阵列包括若干忆阻器件。忆阻器件可以在状态之间切换并且用于存储信息。该忆阻阵列还包括并联地耦接到若干忆阻器件的并联复位控制器件。并联复位控制器件通过调节流过目标忆阻器件的电流来调节用于若干忆阻器件的复位操作。

政府许可权利

本发明是在智力高级研究项目活动(IARPA)授予的IARPA-2014-14080800008下通过政府支持完成的。政府对本发明享有一定的权利。

技术领域

本公开总体涉及对忆阻阵列编程。

背景技术

诸如忆阻器等忆阻器件是可以通过施加编程刺激(例如电压脉冲或电流脉冲)来被编程为不同状态的器件。编程后，可以读取忆阻器件的状态。忆阻器件的状态保持稳定足够久以将该器件视为非易失性的。若干忆阻器件可以被包括在交叉开关阵列内，在该交叉开关阵列中，若干互连线彼此相交以形成栅格，忆阻器件位于对应互连线的交点处。这些阵列可以提供高存储密度。忆阻器器件可以被用于各种应用，包括非易失性固态存储器、可编程逻辑、信号处理、控制系统、模式识别以及其它应用。

发明内容

根据本公开的一个方面，提供了一种忆阻阵列，包括：多个忆阻器件，其中忆阻器件能在状态之间切换并且用于存储信息；以及并联复位控制器件，并联地耦接到所述多个忆阻器件，以通过调节流过目标忆阻器件的电流来调节用于所述多个忆阻器件的复位操作，其中调节所述复位操作包括在所述目标忆阻器件从低电阻状态到高电阻状态时将所述目标忆阻器件置于多个中间状态中的一个状态中。

根据本公开的另一个方面，提供了一种用于对忆阻阵列编程的方法，包括：为目标忆阻器件选择目标状态，其中所述目标状态是所述目标忆阻器件从低电阻状态到高电阻状态时的多个中间状态中的一个状态；将耦接到所述目标忆阻器件的并联复位控制器的电阻设置为与所述目标状态相对应的电阻值；通过以下将所述目标忆阻器件的状态编程为所述目标状态：在所述目标忆阻器件上生成电压电位；和在所述并联复位控制器上生成电压电位。

根据本公开的另一个方面，提供了一种忆阻交叉开关阵列，包括：多个行线；多个列线，与所述行线相交以形成多个交叉点；多个忆阻器件，在所述交叉点处耦接在所述行线和所述列线之间，其中忆阻器件能在状态之间切换以存储信息；多个并联复位控制器，每个并联复位控制器耦接到对应的行线，以通过在目标忆阻器件的电阻达到阈值时从所述目标忆阻器件汲取电流来调节通过忆阻器件的对应行的电流，并且通过调节流过所述目标忆阻器件的电流来调节用于所述忆阻器件的对应行的复位操作，其中调节所述复位操作包括在所述目标忆阻器件从低电阻状态到高电阻状态时将所述目标忆阻器件置于多个中间状态中的一个状态中。

附图说明

附图示出了本文描述的原理的各种示例并且是说明书的一部分。所示示例仅仅为了说明而给出，并且不限制权利要求的范围。

图1是根据本文描述的原理的一个示例的、具有并联复位控制器件的忆阻阵列的示意图。

图2是根据本文描述的原理的一个示例的、具有电阻器类型并联复位控制器的忆阻阵列的示意图。

图3是根据本文描述的原理的一个示例的、具有晶体管类型并联复位控制器的忆阻阵列的示意图。

图4是根据本文描述的原理的一个示例的、用于对具有并联复位控制器件的忆阻阵列编程的方法的流程图。

图5是根据本文描述的原理的一个示例的、使用具有并联复位控制器件的忆阻阵列的计算系统的示意图。

在整个附图中，相同的附图标记标示相似但不一定相同的要素。

具体实施方式