[发明专利]正型感光性树脂组合物

说明书

一种正型感光性树脂组合物，其含有(a)聚苯并唑前体、(b)交联剂、(c)感光剂和(d)溶剂，所述(a)聚苯并唑前体包含下述式(1)所表示的结构，所述(c)感光剂为包含下述式(2)所表示的结构的化合物。式(1)中，U为2价有机基团、单键、‑O‑或‑SO₂‑，V为包含脂肪族结构的基团，所述脂肪族结构的碳原子数为1～30。

技术领域

本发明涉及正型感光性树脂组合物、该正型感光性树脂组合物的固化物、使用了该固化物的层间绝缘膜、覆盖涂层或表面保护膜、包含它们的电子部件、以及图案固化膜的制造方法。

背景技术

以往，在半导体元件的表面保护膜和层间绝缘膜中，使用了兼具优异的耐热性、电气特性和机械特性等的聚酰亚胺、聚苯并唑。近年来，使用了对这些树脂本身赋予了感光特性的感光性树脂组合物，由此，图案固化膜的制造工序能够简化，能够缩短复杂的制造工序。

在图案固化膜的制造工序中，显影工序中使用的是N-甲基吡咯烷酮等有机溶剂，但从对环境的考虑出发，提出了通过在聚酰亚胺前体或聚苯并唑前体中混合萘醌二叠氮化合物作为感光剂的方法，使用碱水溶液能够显影的树脂组合物(例如，专利文献1、2)。

另外，近年来，支撑计算机的高性能化的晶体管的微细化面临着比例法则的极限，为了更加高性能化、高速化，对半导体元件进行三维层叠的技术被认为是必须的。在这样的背景下，提出了使用TSV(Through Silicon Via：硅通孔)的三维封装，使用内插器的2.5维封装或2.1维封装，以这些封装为代表的层叠器件结构受到了关注(例如，非专利文献1)。

在层叠器件结构中，多芯片扇出型晶圆级封装(Multi-die Fanout Wafer LevelPackaging)为将多个裸芯片一并密封在一个封装中而制造的封装，与将一个裸芯片密封在一个封装中而制造的以往的扇出型晶圆级封装相比，能够期待低成本化、高性能化，因此备受关注。

然而，在多芯片扇出型晶圆级封装的制造中，从保护高性能的裸芯片、保护耐热性低的密封材并提高成品率的观点考虑，不能进行超过200℃的热处理。因此，对于作为用于进行铜的再配线的再配线形成层而使用的聚苯并唑前体，也强烈要求低温固化性(专利文献3)。

即使在小于或等于200℃的低温固化的情况下，对于再配线形成层也要求与高温固化时同等以上的特性。具体而言，为了进行微细的图案化，除了要求具有高的分辨率以外，还要求具有高的耐药液性和高的粘接性。

耐药液性在应对多芯片扇出型封装制作时的铜再配线的镀敷工艺时是必须的。具体而言，在镀敷工艺中，使用镀敷制作用的抗蚀剂进行镀铜后，为了将抗蚀剂除去而使用作为强力药液的抗蚀剂剥离液，但要求对该药液的耐性。粘接性(铜的再配线与再配线形成层之间的粘接性)从确保可靠性的观点考虑非常重要。

然而，对于以往的再配线形成层用的树脂组合物(使用了聚苯并唑前体的正型感光性树脂组合物)来说，在低温固化的情况下难以具有高的耐药液性和粘接性，不能应对该封装的制作。

专利文献4中公开了通过在聚苯并唑前体中组合特定的交联剂和感光剂来实现高敏感度和高分辨率，但低温固化时的固化膜的特性低。

现有技术文献

专利文献

专利文献1：日本特开2009-265520号公报

专利文献2：国际公开2014/115233号小册子

专利文献3：国际公开2008/111470号小册子

专利文献4：日本特开2011-164289号公报

非专利文献

非专利文献1：“半导体技术年鉴2013封装/安装篇”，株式会社日经BP，2012年12月，p.41-50

发明内容