[发明专利]传输门的布局及相关系统和技术

说明书

描述了传输门的布局以及相关技术和系统。集成电路可以包括设置在一列中的第一传输门和第二传输门(150，160)，以及金属引线(174a、174b、174c)。第一传输门(150)包括第一控制端子和第二控制端子(112，122)，以及第二传输门(160)包括第一控制端子和第二控制端子(132，142)。金属引线沿与列基本正交的方向在第一传输门和第二传输门之间延伸，并且包括耦合到第一传输门和第二传输门的第一控制端子的第一控制引线(104)。

相关申请的交叉引用

本申请要求于2016年12月5日以代理人案号BFY-005C1提交且题为“Layouts ofTransmission Gates and Related Systems and Techniques”的美国专利申请No.15/369,209和于2016年1月5日以代理人案号BFY-005提交且题为“Layouts of TransmissionGates and Related Systems and Techniques”的美国专利申请No.14/988,502的优先权和权益，其中每一个申请都在适用法律允许的最大范围内通过引用并入本文。

技术领域

本公开总体涉及电路设计和布局及相关系统和技术。一些实施方式具体涉及传输门的布局。

背景技术

可以使用构建块或标准单元的库来实现集成电路(IC或“芯片”)设计。每个库单元可以实现简单的逻辑功能，诸如NAND、NOR、反相等。一些库单元实现更复杂的操作。实现不同逻辑功能的不同库单元的布局可以具有共同的高度但是宽度不同。库单元可以具有用于电压轨(rail)(例如，电源电压轨和参考电压(或“接地”)轨)的水平迹线(track)、放置于相同的相应竖直位置处的p型扩散和n型扩散。例如，库单元可以在单元的顶部边缘处具有水平电源迹线，并且在单元的底部边缘处具有水平接地迹线(反之亦然)。通过这种方式，可以利用沿水平方向布局的多行的库单元来实现设计的布局。例如，相同行中的库单元可以共用在整个相同行的库单元中连续的公共电源迹线和接地迹线。另外，两个相邻行中的库单元可以共用两行的库单元所邻接的边缘(水平边界)处放置的相同电源(或接地)迹线。

传输门是逻辑门，可以选择性地将输出端子耦合到输入端子或者将输出端子置于高阻抗状态。传输门通常包括并联连接的n型金属氧化物半导体(MOS)场效应晶体管(FET)和p型FET，其中FET的源极端子彼此耦合并且FET的漏极端子彼此耦合。n型和p型FET的源极端子还耦合到传输门的输入端子。n型和p型FET的漏极端子耦合到传输门的输出端子。FET之一的栅极端子耦合到传输门的第一控制端子，而另一FET的栅极端子耦合到传输门的第二控制端子。在一些实施方案中，栅极端子经耦合以接收具有互补逻辑状态的控制信号。这样，传输门的输出端子的值可以与输入端子处的值相同(“传输”)，或者可以处于高阻抗状态(“断开”)，这取决于控制端子处的控制信号的值。(在一些实施方式中，传输门可以具有耦合到单个控制信号的单个控制端子。控制端子可以通过非反相路径耦合到传输门的FET之一的栅极端子，并且通过反相路径耦合到另一FET的栅极端子。)

可以并联地使用多个一位传输门以实现多位(“多位”或“N位”)传输门。N位传输门可以包括由相同的两个控制信号控制的N个传输门，使得N个传输门通常处于相同状态。这样，N个传输门的N个输出端子可以置于高阻抗状态或并联耦合到N个传输门的对应N个输入端子。

发明内容

可以使用一位(一个数据输入位和一个数据输出位)传输门和/或多位(多个数据输入位和对应的数据输出位)传输门来实现IC设计的逻辑功能。使用传输门实现逻辑功能的电路可以比使用其他标准逻辑构建块(例如，互补MOS或CMOS NAND门)实现相同逻辑功能的电路功耗更低。因此，使用传输门实现集成电路的逻辑功能中的至少一些可以显著降低IC的总体功耗。