[发明专利]减成图案化的互连下方的自对准通孔

权利要求书

1.一种用于制造电子器件的方法，包括：

在衬底上的第一绝缘层上的互连层中形成多个互连特征；

通过所述互连特征中的至少一个在所述第一绝缘层中形成开口；以及

在所述开口中沉积间隙填充层。

2.根据权利要求1所述的方法，还包括：

在所述互连层上沉积第一图案化的硬掩模层以生成第一硬掩模特征；

在所述互连层上沉积可填充硬掩模层；

使用所述第一图案化的硬掩模层和所述可填充硬掩模层作为掩模在所述互连层中形成沟槽；以及

将第二绝缘层沉积到所述沟槽中，其中所述第一绝缘层相对于第二绝缘层具有蚀刻选择性。

3.根据权利要求1所述的方法，还包括：

在所述互连特征上沉积第二图案化的硬掩模层；以及

通过所述第二图案化的硬掩模层蚀刻所述互连特征中的所述至少一个。

4.根据权利要求1所述的方法，其中，所述开口包括所述互连特征中的所述至少一个下方的通孔部分。

5.根据权利要求1所述的方法，还包括：

将衬垫层沉积到所述开口中。

6.根据权利要求1所述的方法，还包括：

将第三硬掩模层沉积到所述开口的通孔部分中。

7.根据权利要求1所述的方法，还包括：

使所述间隙填充层凹陷；

在所凹陷的间隙填充层上沉积导电层；以及

对所述导电层进行退火。

8.一种用于制造自对准通孔的方法，包括：

在衬底上的第一绝缘层上的互连层上沉积第一硬掩模层；

在所述互连层上沉积可填充硬掩模层；

在所述互连层中形成沟槽以生成多个互连特征；

将第二绝缘层沉积到所述沟槽中；

在所述第二绝缘层上沉积第三图案化的硬掩模层；

通过所述第三图案化的硬掩模层蚀刻所述互连特征中的至少一个以生成第一开口；

通过所述第一开口蚀刻所述第一绝缘层以生成第二开口；以及

将间隙填充层沉积到所述第二开口中。

9.根据权利要求8所述的方法，还包括：

在所述互连层上沉积间隔体层；以及

蚀刻所述间隔体层。

10.根据权利要求8所述的方法，其中所述第一开口是所述互连特征中的所述至少一个下方的通孔。

11.根据权利要求8所述的方法，还包括：

将衬垫层沉积到所述第一开口中。

12.根据权利要求8所述的方法，还包括：

使所述间隙填充层凹陷；

在所凹陷的间隙填充层上沉积导电层；以及

对所述导电层进行退火。

13.根据权利要求8所述的方法，其中所述互连层包括钨、钌、钴、铝、银、铜、硅、锗、镍或其任意组合。

14.根据权利要求8所述的方法，其中所述第一绝缘层相对于第二绝缘层具有蚀刻选择性。

15.一种电子器件，包括：

位于衬底上的第一绝缘层上的第一互连层中的多个互连特征；

开口，所述开口包括所述互连特征中的至少一个中的沟槽部分以及所述沟槽部分下方的所述第一绝缘层中的通孔部分；以及

位于所述通孔部分中的间隙填充层，其中所述通孔部分与所述互连特征中的所述至少一个自对准。

16.根据权利要求15所述的电子器件，还包括：

位于所述通孔部分中的衬垫层。