[发明专利]半导体装置

权利要求书

1.一种设备，其包括：

多个存储器单元；

多个字线，其各自耦合到所述多个存储器单元中的对应者；及

控制电路，其经配置以间歇地监测对所述多个字线的存取且进一步经配置以检测是否已在第一时间段内对所述多个字线中的一者发出第一数目次存取，

其中所述控制电路包含信号生成器，所述信号生成器经配置以接收在存取所述多个字线时激活的第一控制信号且进一步经配置以在激活所述第一控制信号达所述第一数目次时激活第二控制信号。

2.根据权利要求1所述的设备，其进一步包括地址输出电路，所述地址输出电路经配置以提供充当存取目标的所述字线的地址，其中所述控制电路包含：

锁存电路，其经配置以间歇地锁存从所述地址输出电路输出的所述地址；及

比较器电路，其经配置以间歇地比较从所述地址输出电路输出的所述地址与由所述锁存电路锁存的所述地址。

3.根据权利要求2所述的设备，其中所述锁存电路进一步经配置以响应于所述第二控制信号的激活而实行锁存操作。

4.根据权利要求3所述的设备，其中所述比较器电路进一步经配置以响应于所述第二控制信号的所述激活而实行比较操作。

5.根据权利要求1所述的设备，其中所述控制电路经配置以响应于所述第一时间段内对所述字线中的所述一者的所述第一数目次存取而激活有关于且不同于所述字线中的所述一者的所述字线中的另一者。

6.根据权利要求1所述的设备，其中所述控制电路经配置以响应于所述第一时间段内对所述字线中的所述一者的所述第一数目次存取而改变所述字线中的所述一者的地址。

7.根据权利要求6所述的设备，其中所述控制电路经配置以响应于所述第一时间段内对所述字线中的所述一者的所述第一数目次存取而交换所述字线中的所述一者的所述地址与不同于所述字线中的所述一者的所述地址的所述字线中的另一者的地址。

8.一种设备，其包括：

多个字线，其具有相互不同的分配地址；

地址输出电路，其经配置以提供所述地址；

行解码器，其经配置以响应于第一控制信号而存取由所述地址指示的所述多个字线中的任一者；

第一锁存电路，其经配置以响应于不同于所述第一控制信号的第二控制信号而锁存所述地址；

第一比较器电路，其经配置以响应于所述第二控制信号而比较从所述地址输出电路输出的所述地址与由所述第一锁存电路锁存的所述地址，及

其中激活所述第二控制信号的频率小于激活所述第一控制信号的频率。

9.根据权利要求8所述的设备，其中

响应于激活所述第一控制信号达第一数目次而激活所述第二控制信号。

10.根据权利要求8所述的设备，其中

响应于第三控制信号的激活而交换第一字线的地址与第二字线的地址。

11.根据权利要求10所述的设备，其中

所述第一字线的所述地址是由所述第一锁存电路锁存的所述地址。

12.一种设备，其包括：

多个字线，其具有相互不同的分配地址；

地址输出电路，其经配置以提供所述地址；

行解码器，其经配置以响应于第一控制信号而存取由所述地址指示的所述多个字线中的任一者；

第一锁存电路，其经配置以响应于不同于所述第一控制信号的第二控制信号而锁存所述地址；

第一比较器电路，其经配置以响应于所述第二控制信号而比较从所述地址输出电路输出的所述地址与由所述第一锁存电路锁存的所述地址；及

地址扰乱器，所述地址扰乱器经配置以在来自所述地址输出电路的所述地址与由所述第一锁存电路锁存的所述地址匹配时响应于第三控制信号的激活而生成有关于且不同于由所述第一锁存电路锁存的所述地址的额外地址。