[发明专利]半导体装置

说明书

一种根据本发明的方面的半导体装置具有：多个存储器单元MC；多个字线WL，其各自耦合到所述多个存储器单元MC中的对应者；及控制电路，其间歇地监测对所述多个字线WL的存取，在第一数目个寄存器中存储/擦除一些俘获行地址，且通过与存储地址的比较响应于第一时间段内对所述字线WL中的一者的第一数目次存取进行检测。根据本发明，可通过小型电路配置来精确地分析存取历史，且可对例如行字锤问题等采取措施。

相关申请案的交叉参考

本申请案基于且主张2016年3月31日申请的第2016-069963号日本专利申请案的优先权益，所述专利申请案的揭示内容的全文以引用方式并入本文中。

技术领域

本发明涉及半导体装置，且特别涉及一种需要通过刷新操作来保存信息的半导体装置。

背景技术

动态随机存取存储器(DRAM)(其是典型半导体存储器装置)通过累积在存储器单元电容器中的电荷来存储信息，且因此，除非周期性地实行刷新操作，否则信息会丢失。因此，从控制DRAM的控制装置周期性地发出指示刷新操作的刷新命令(参阅专利文献1)。以全部字线在1个刷新循环的周期(例如64毫秒)内确定刷新一次的频率从控制装置发出刷新命令。

引文列表

专利文献

[专利文献1]第2011-258259号日本专利申请特许公开案

[专利文献2]第2013-004158号日本专利申请特许公开案

[专利文献3]第2005-216429号日本专利申请特许公开案

[专利文献4]第2014/0006704号美国专利申请特许公开案

[专利文献5]第2014/0281206号美国专利申请特许公开案

非专利文献

[非专利文献1]“Flipping Bits in Memory Without Accessing Them:AnExperimental Study of DRAM Disturbance Errors”，ISCA，2014年6月。

发明内容

技术问题

然而，在一些情况下，取决于对存储器单元的存取历史而减弱预定存储器单元的信息保存特性。如果将预定存储器单元的信息保存时间减少到小于1个刷新循环，那么即使以全部字线在1个刷新循环的周期内刷新一次的频率发出刷新命令，部分信息仍会丢失。

此类问题之前已存在于DRAM中。这是存储器单元由于晶体缺陷、异物等(其在一定程度上存在于存储器单元中，由于来自相邻字线的干扰或伴随存储器存取引起的噪声而显露)而泄漏的现象。因此，已实行例如提供干扰计数器的措施，所述干扰计数器计数/存储对每一存储器区段的存取次数且如果存取次数变得大于预定阈值，那么增大所述区段的刷新频率(参阅专利文献2)。然而，DRAM的小型化已发展成为2x-nm过程世代，行字锤现象已显露，且因此无法再被处置。行字锤是对DRAM的可靠性不利的关键问题且是相邻存储器单元电荷因在激活/去激活字线时生成的少数载子而丢失且快速地引起错误的严重问题。由于2014年6月的计算机架构国际研讨会(ISCA)中揭示关于行字锤的论文，所以这在计算机领域中是广为人知的(参阅非专利文献1)。事实上，用于达成由于激活/去激活字线的错误的次数或行字锤阈值在20-nm过程世代中已变成100,000次或更少，且难以在不对DRAM中的电路采取措施或不对存储器系统侧采取一定措施的情况下维持正确操作。