[发明专利]自-对准栅极边缘三栅极和finFET器件

权利要求书

1.一种半导体结构，包括：

多个半导体鳍，所述多个半导体鳍被部署在衬底上并且突出穿过沟槽隔离区域的最上方表面；

栅极结构，所述栅极结构被部署在所述多个半导体鳍之上，所述栅极结构限定所述多个半导体鳍的每个中的沟道区域，且所述栅极结构具有顶部表面；

源极和漏极区域，所述源极和漏极区域是在所述多个半导体鳍的每个半导体鳍的所述沟道区域的相对端上，在所述栅极结构的相对侧；以及

多个栅极边缘隔离结构，所述多个栅极边缘隔离结构的各个栅极边缘隔离结构与所述多个半导体鳍的各个半导体鳍交替，并且所述多个栅极边缘隔离结构的各个栅极边缘隔离结构被部署在所述沟槽隔离区域的所述最上方表面以下的对应凹陷中并在所述栅极结构的最上方表面上延伸，并且将所述栅极结构的连续性断开成段，其中所述多个栅极边缘隔离结构的每个包括下方介电部分和在所述下方介电部分上并且与所述下方介电部分分开和不同的介电盖，所述下方介电部分具有第一宽度，并且所述介电盖具有与第一宽度相同的第二宽度，并且其中所述下方介电部分和所述介电盖之间的界面在所述栅极结构的所述顶部表面以下。

2.根据权利要求1所述的半导体结构，还包括：

局部互连，所述局部互连被部署在所述栅极结构之上以及在所述多个栅极边缘隔离结构之上，所述局部互连将所述栅极结构的一个或多个段进行电连接。

3.根据权利要求2所述的半导体结构，其中所述局部互连的连续性被一个或多个介电插塞所断开。

4.根据权利要求1所述的半导体结构，其中所述下方介电部分包括氮化硅并且所述介电盖包括氧化铪。

5.根据权利要求4所述的半导体结构，其中所述多个栅极边缘隔离结构的每个还包括在所述下方介电部分的底部部分上的以及在所述下方介电部分的侧壁内的氧化硅的层，并且其中所述介电盖进一步在氧化硅的所述层上。

6.根据权利要求1所述的半导体结构，其中所述多个栅极边缘隔离结构的每个包括在所述栅极边缘隔离结构内居中的垂直接缝。

7.根据权利要求1所述的半导体结构，其中所述多个半导体鳍的第一半导体鳍和第二半导体鳍以第一留的间隔相邻，并且所述多个半导体鳍的第三半导体鳍以大于所述第一留的间隔的第二留的间隔与所述多个半导体鳍的所述第二半导体鳍相邻，并且其中在所述多个半导体鳍的所述第一和第二半导体鳍之间的所述多个栅极边缘隔离结构的第一栅极边缘隔离结构具有比在所述多个半导体鳍的所述第二和第三半导体鳍之间的所述多个栅极边缘隔离结构的第二栅极边缘隔离结构的对应宽度更窄的宽度。

8.根据权利要求7所述的半导体结构，其中所述多个栅极边缘隔离结构的所述第二栅极边缘隔离结构具有与所述多个栅极边缘隔离结构的所述第一栅极边缘隔离结构的总构成不同的总构成。

9.一种半导体结构，包括：

多个半导体鳍，所述多个半导体鳍被部署在衬底上并且突出穿过沟槽隔离区域；

栅极结构，所述栅极结构被部署在所述多个半导体鳍之上，所述栅极结构限定所述多个半导体鳍的每个中的沟道区域，且所述栅极结构具有顶部表面；

源极和漏极区域，所述源极和漏极区域是在所述多个半导体鳍的每个半导体鳍的所述沟道区域的相对端上，在所述栅极结构的相对侧；以及

多个栅极边缘隔离结构，所述多个栅极边缘隔离结构的各个栅极边缘隔离结构是在所述沟槽隔离区域上并且与所述多个半导体鳍的各个半导体鳍交替，并且将所述栅极结构的连续性断开成段，并且所述多个栅极边缘隔离结构的每个包括下方介电部分和在所述下方介电部分上并且与所述下方介电部分分开和不同的介电盖，所述下方介电部分具有第一宽度，并且所述介电盖具有与第一宽度相同的第二宽度，并且其中所述下方介电部分和所述介电盖之间的界面在所述栅极结构的所述顶部表面以下。