[发明专利]自-对准栅极边缘三栅极和finFET器件

说明书

描述了自‑对准栅极边缘三栅极和finFET器件以及制作自‑对准栅极边缘三栅极和finFET器件的方法。在示例中，半导体结构包括被部署在衬底以上并且突出穿过沟槽隔离区域的最上方表面的多个半导体鳍。栅极结构被部署在所述多个半导体鳍之上。所述栅极结构限定所述多个半导体鳍的每个中的沟道区域。源极和漏极区域是在所述多个半导体鳍的每个的所述沟道区域的相对端，在所述栅极结构的相对侧。所述半导体结构还包括多个栅极边缘隔离结构。所述多个栅极边缘隔离结构的各个栅极边缘隔离结构与所述多个半导体鳍的各个半导体鳍交替。

技术领域

本发明的实施例是在半导体器件和处理的领域中，并且具体来说，是自-对准栅极边缘三栅极和finFET器件以及制作自-对准栅极边缘三栅极和finFET器件的方法。

背景技术

对于过去几十年，集成电路中特征的定标（scaling）已经是日益发展的半导体工业背后的驱动力。定标成越来越小的特征能够实现半导体芯片的有限基板面（realestate）上的功能性单元的增加的密度。例如，缩小的晶体管大小考虑到了芯片上增加数量的存储器或逻辑器件的合并，这加快（lend to）具有增加容量的产品的制作。然而，针对越来越多的容量的驱动力并不是没有问题。对优化每个器件的性能的必要性变得日益显著。

在集成电路器件的制造中，诸如三栅极晶体管的多栅极晶体管已经变得更加普遍（随着器件尺寸持续按比例缩减）。在常规处理工艺中，三栅极晶体管通常被制作在块体硅衬底或绝缘体上硅（silicon-on-insulator）衬底上。在一些实例中，块体硅衬底是优选的，由于其低成本并且因为它们能够实现不太复杂的三栅极制作处理工艺。

然而，定标多栅极晶体管并非毫无后果。随着微电子电路的这些基本构件块的尺寸减小并且随着在给定区域中制作的基本构件块的绝对数量增加，关于被用来图案化这些构件块的平面印刷处理工艺的限制已经变得压倒性的。具体来说，在半导体堆叠中图案化的特征的最小尺寸（临界尺寸）与在此类特征之间留的间隔之间可存在权衡。

附图说明

图1示出了包括适配端到端留的间隔的基于鳍的半导体器件的布局的平面视图。

图2A-2D示出在常规finFET或三栅极处理工艺制作方案中的重要性的处理工艺操作的横截面视图。

图3A-3D示出在用于finFET或三栅极器件的自-对准栅极边缘处理工艺制作方案中的重要性的处理工艺操作的横-截面视图

图4A-4C示出了常规finFET或三栅极结构的各种平面图和横截面视图。

图5示出了依照本发明的实施例的使用自-对准栅极边缘处理工艺制作方案来制作的finFET或三栅极器件的横截面视图。

图6A-6F示出了依照本发明的实施例的用于finFET或三栅极器件的另一个自-对准栅极边缘处理工艺制作方案中的重要性的处理工艺操作的横截面视图。

图7A-7F示出了依照本发明的实施例的用于finFET或三栅极器件的另一个自-对准栅极边缘处理工艺制作方案中的重要性的处理工艺操作的横-截面视图。

图8A示出了依照本发明的实施例的具有自-对准栅极边缘隔离的非平坦半导体器件的横截面视图。

图8B示出了依照本发明的实施例的沿图8A的半导体器件的a-a’轴来截取的平面图。

图9A-9C示出了依照本发明的实施例的用于finFET或三栅极器件的另一个自-对准栅极边缘处理工艺制作方案中的重要性的处理工艺操作的横截面视图。

图10示出了依照本发明的实施例的一个实现的计算装置。

图11示出了包括本发明的一个或多个实施例的插入器。

具体实施方式