[发明专利]用于共享存储器中的访问同步的装置、方法和系统

权利要求书

1.一种处理器，包括：

解码器，用于将指令解码为经解码的指令；以及

执行单元，用于执行所述经解码的指令以：

接收将被跟踪的存储器地址的第一输入操作数以及对所述存储器地址的所允许的存储器访问的序列的第二输入操作数；以及

引起阻止违反对所述存储器地址的所述所允许的存储器访问的序列的存储器访问。

2.如权利要求1所述的处理器，其中，所述所允许的存储器访问的序列包括在允许存储操作访问所述存储器地址之前访问所述存储器地址的多个加载操作。

3.如权利要求1所述的处理器，其中，所述所允许的存储器访问的序列包括在允许加载操作访问所述存储器地址之前访问所述存储器地址的多个存储操作。

4.如权利要求1所述的处理器，其中，所述执行单元用于使拒绝信号被发送至所述存储器访问的请求方以阻止所述存储器访问。

5.如权利要求1所述的处理器，其中，所述第一输入操作数是存储器地址范围，并且所述执行单元用于执行经解码的指令以：

接收将被跟踪的所述存储器地址范围的第一输入操作数以及对所述存储器地址范围的所允许的存储器访问的序列的第二输入操作数；以及

引起阻止违反对所述存储器地址范围的所允许的存储器访问的序列的存储器访问。

6.如权利要求1所述的处理器，其中，所述执行单元用于执行经解码的指令，以使第一计数器跟踪来自消耗方的对所述存储器地址的存储器读取请求，并使第二计数器跟踪来自产生方的对所述存储器地址的存储器读取请求。

7.如权利要求1所述的处理器，其中，所述指令进一步包括第三输入操作数，所述第三输入操作数包括产生方核和消耗方核的列表。

8.如权利要求1-7中的任一项所述的处理器，其中，所述执行单元用于执行经解码的指令以使所述存储器地址和对所述存储器地址的所允许的存储器访问的序列被存储在跟踪表中，并且与所述执行单元分开的访问同步电路用于：将用于存储器地址请求的存储器地址与所述跟踪表中的一个或多个存储器地址比较；以及当访问的类型违反对用于所述存储器访问请求的存储器地址的对应的所允许的存储器访问的序列时，阻止针对所述存储器访问请求的存储器访问。

9.一种方法，包括：

利用处理器的解码器将指令解码为经解码的指令；以及

利用所述处理器的执行单元执行所述经解码的指令以：

接收将被跟踪的存储器地址的第一输入操作数以及对所述存储器地址的所允许的存储器访问的序列的第二输入操作数；以及

引起阻止违反对所述存储器地址的所述所允许的存储器访问的序列的存储器访问。

10.如权利要求9所述的方法，其中，所述所允许的存储器访问的序列包括在允许存储操作访问所述存储器地址之前将访问所述存储器地址的多个加载操作。

11.如权利要求9所述的方法，其中，所述所允许的存储器访问的序列包括在允许加载操作访问所述存储器地址之前访问所述存储器地址的多个存储操作。

12.如权利要求9所述的方法，其中，所述执行步骤将使拒绝信号被发送至所述存储器访问的请求方以阻止所述存储器访问。

13.如权利要求9所述的方法，其中，所述第一输入操作数是存储器地址范围，并且所述执行步骤用于：

接收将被跟踪的所述存储器地址范围的第一输入操作数以及对所述存储器地址范围的所允许的存储器访问的序列的第二输入操作数；以及

引起阻止违反对所述存储器地址范围的所允许的存储器访问的序列的存储器访问。