[发明专利]用于减小应力的圆化的金属迹线拐角

说明书

公开了一种集成电路封装。该集成电路封装包括第一集成电路管芯和第二集成电路管芯。该集成电路封装还包括衬底，其中，所述第一集成电路管芯和所述第二集成电路管芯都连接到所述衬底。该衬底包括嵌入在所述衬底内的互连桥，其中，所述互连桥包括至少一个金属迹线部件，其中，所述金属迹线部件包括所述金属迹线部件的底部部分上的圆化的拐角。

技术领域

本文所述的实施例总体涉及连接桥。

背景技术

诸如IC(集成电路)封装的微电子器件正在以越来越小的规模被制造。技术的较小规模导致对误差的容限很小并需要更好的方式来互连这些芯片。然而，用于管芯连接的当前技术使用封装上连接或者穿硅过孔技术来连接这些管芯。穿硅过孔技术成本非常高并且不适合中央处理单元，因为这些单元会产生大量的热。封装上连接技术使得封装技术上的线宽和空间不允许高密度输入/输出连接以当前和未来微电子器件所需的速度运行。

附图说明

图1示出了使用硅技术的多管芯IC封装的示例性实施例的图示。

图2示出了在一些示例性实施例中的具有嵌入在衬底中的互连桥的多管芯IC封装的截面图示。

图3示出了在一些示例性实施例中的利用矩形形状通信通道制造的互连桥的截面图示。

图4是示出了在一些示例性实施例中的被蚀刻到基于硅的互连桥中的凹槽的截面的示图。

图5A-5C示出了用于对硅互连桥502中的圆化的底部金属迹线凹槽进行等离子体蚀刻的方法的基本图示。

图6示出了根据一些示例性实施例的建立嵌入式互连桥的方法的流程图。

图7是根据一些示例性实施例的电子系统的框图。

具体实施方式

以下描述和附图充分例示了使本领域的技术人员能够实践它们的具体实施例。其它实施例可以并入结构、逻辑、电气、工艺和其它改变。一些实施例的部分和特征可以被包括在其它实施例的部分或特征中或被其它实施例的部分或特征替代。权利要求中阐述的实施例涵盖那些权利要求的所有可用等价物。

在一些示例性实施例中，会有益的是通过允许高输入/输出信号密度而又不会过于昂贵以致不能合理制造的方式来连接管芯。一种这样的方法是嵌入式互连桥。在一些示例性实施例中，互连桥嵌入在衬底中并且电气和通信地连接两个或更多管芯。

嵌入式互连桥是在制造衬底时嵌入在衬底中的硅部件。每个嵌入式互连桥包括一条或多条金属迹线，所述金属迹线连接两个不同的芯片/管芯并允许在两个不同的芯片/管芯之间进行快速通信。每个管芯都连接到衬底，并通过衬底中的过孔而连接到嵌入式互连桥。

为了减小封装尺寸，建立了超薄互连桥(例如，小于50μm)。对于超薄互连桥而言，极大地减小了对断裂或误差的容限。具体而言，在将金属迹线添加到互连桥以允许通信和供电时，减小断裂的可能是最突出的关注。

在制造阶段期间，通过等离子体蚀刻从硅晶片去除硅。等离子体蚀刻使用压力和气体而基于抗蚀剂图案来去除硅。去除硅产生了蚀刻到硅(例如，二氧化硅)中的一个或多个凹槽。

由于该工艺，在等离子体蚀刻垂直地从衬底去除材料时，凹槽一般具有矩形形状的轮廓。亦即，如果要切割互连桥的一半并从侧面观看凹槽(例如，参见以下图3)，轮廓将是矩形。

然而，矩形的尖锐金属拐角成为脆弱点。在桥经历一系列加热和冷却工艺和测试工艺时，可能会在衬底中形成断裂。这些断裂几乎始终开始于凹槽的拐角处。在断裂形成时，由于电势差的原因，已经沉积在凹槽中的金属迹线可能会迁移到相邻金属迹线。长的断裂可能在不应当存在的地方(例如，两个独立的通信信号线之间)建立电连接，或者建立短路(例如，将信号线连接到地)，由此使得芯片不可工作。此外，断裂即使不会导致互连桥发生电气故障，也可能引入结构性弱点，这导致互连桥发生物理故障。