[发明专利]一种整流电路及整流器

权利要求书

1.一种整流电路，其特征在于，包括：偏置模块、比较模块、放大模块以及整流晶体管，所述偏置模块的电源端连接所述整流电路的输出端、所述偏置模块的输出端连接所述比较模块的偏置端和所述放大模块的偏置端，所述比较模块的第一输入端连接所述整流电路的输入端，所述比较模块的第二输入端连接所述整流电路的输出端，所述比较模块的输出端连接所述放大模块的输入端，所述放大模块的电源端端连接所述整流电路的输出端，所述放大模块的输出端连接所述整流晶体管的栅极，所述整流晶体管的源极连接所述整流电路的输入端，所述整流晶体管的漏极连接所述整流电路的输出端；

所述偏置模块，用于为所述比较模块和所述放大模块提供偏置电压，所述偏置电压小于晶体管的阈值电压；

所述比较模块，用于比较所述整流电路的输入端的输入电压和所述整流电路的输出端的输出电压，并根据比较的结果输出控制信号到所述放大模块；

所述放大模块，用于对所述控制信号进行放大，并将放大后的所述控制信号输出到所述整流晶体管的栅极，以控制所述整流晶体管导通或者截止。

2.根据权利要求1所述的整流电路，其特征在于，所述偏置模块包括：第一电阻、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，所述第一电阻的一端为所述偏置模块的电源端，所述第五晶体管的漏极为所述偏置模块的输出端；其中，

所述第一电阻的一端连接所述整流电路的输出端、所述第四晶体管的源极和所述第五晶体管的源极，所述第一电阻的另一端连接所述第一晶体管的栅极和所述第二晶体管的栅极；所述第一晶体管的漏极连接所述第一晶体管的栅极，所述第一晶体管的源极连接所述第二晶体管的漏极和所述第三晶体管的栅极；所述第二晶体管的源极接地；所述第三晶体管的漏极连接所述第四晶体管的漏极，所述第三晶体管的源极接地；所述第四晶体管的栅极连接所述第四晶体管的漏极和所述第五晶体管的栅极；所述第五晶体管的漏极连接所述第六晶体管的漏极和所述第六晶体管的栅极，所述第六晶体管的源极接地。

3.根据权利要求1或2所述的整流电路，其特征在于，所述比较模块包括：第七晶体管、第八晶体管、第九晶体管和第十晶体管，所述第九晶体管的栅极为所述比较模块的偏置端，所述第七晶体管的源极为所述比较模块的第一输入端，所述第八晶体管的源极为所述比较模块的第二输入端，所述第八晶体管的漏极为所述比较模块的输出端；其中，

所述第七晶体管的栅极连接所述第七晶体管的漏极、所述第八晶体管的栅极和所述第九晶体管的漏极，所述第七晶体管的源极连接所述整流电路的输入端；所述第八晶体管的漏极连接所述第十晶体管的漏极，所述第八晶体管的源极连接所述整流电路的输出端；所述第九晶体管的栅极连接所述第十晶体管的栅极，所述第九晶体管的源极和所述第十晶体管的源极接地。

4.根据权利要求1或2所述的整流电路，其特征在于，所述放大模块包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管，所述第十三晶体管的栅极为所述放大模块的偏置端，所述第十一晶体管的栅极为所述放大模块的输入端，所述第十一晶体管的源极为所述放大模块的第二输入电源端，所述第十二晶体管的漏极为所述放大模块的输出端；其中，

所述第十一晶体管的栅极连接所述比较模块的输出端，所述第十一晶体管的漏极连接所述第十二晶体管的栅极和所述第十三晶体管的漏极，所述第十一晶体管的源极连接所述整流电路的输出端和所述第十二晶体管的源极；所述第十二晶体管的漏极连接所述第十四晶体管的漏极；所述第十三晶体管的栅极连接所述偏置模块的输出端和所述第十四晶体管的栅极，所述第十三晶体管的源极和所述第十四晶体管的源极接地。

5.根据权利要求1或2所述的整流电路，其特征在于，所述整流电路还包括启动模块，所述启动模块的电源端连接所述整流电路的输入端，所述启动模块的输入端连接所述整流电路的输出端，所述启动模块的输出端连接所述比较模块的偏置端和所述放大模块的偏置端；

所述启动模块，用于在所述整流电路的输出端没有输出电压的情况下，为所述比较模块和所述放大模块提供偏置电压。