[发明专利]环绕式沟槽接触部结构和制作方法

说明书

描述了一种环绕式源极/漏极沟槽接触部结构。多个半导体鳍状物从半导体衬底伸出。将沟道区设置到一对源极区/漏极区之间的每一鳍状物内。外延半导体层在所述源极区/漏极区之上覆盖每一鳍状物的顶表面和侧壁表面，从而在相邻鳍状物之间界定了高高宽比缝隙。将一对源极/漏极沟槽接触部电耦合至所述外延半导体层。所述源极/漏极沟槽接触部包括共形金属层和填充金属。所述共形金属层与所述外延半导体层共形。所述填充金属包括插塞和阻挡层，其中，所述插塞填充形成于所述鳍状物和所述共形金属层之上的接触沟槽，所述阻挡层充当所述插塞的衬，从而避免所述共形金属层材料和插塞材料的相互扩散。

本申请为分案申请，其原申请是2014年8月29日进入中国国家阶段、国际申请日为2011年12月30日的国际专利申请PCT/US2011/068218，该原申请的中国国家申请号是201180076472.X，发明名称为“环绕式沟槽接触部结构和制作方法”。

技术领域

本发明总体上涉及半导体器件的制造。具体而言，本发明的实施例涉及基于鳍状物的晶体管器件，其具有改善器件性能的环绕式源极/漏极接触部。

背景技术

平面晶体管的限制具有受约束的努力来在降低器件尺寸的同时提高集成电路的性能。近来开发的基于鳍状物的晶体管能够借助环绕式双栅极和环绕式三栅极实现更加密集的器件部件封装和更大的电流控制。多个鳍状物的使用能够实现对器件规格的进一步剪裁以及性能的提高。但是，多鳍状物器件的源极/漏极接触部通常形成于鳍状物的顶部边缘之上，其可能由于鳍状物顶端处的电流拥堵而带来高电阻。

附图说明

图1A示出了根据本发明的实施例的具有环绕式接触部的半导体器件的截面图。

图1B示出了根据本发明的实施例的具有环绕式接触部的半导体器件的三维透视图。

图2A-2E示出了根据本发明的实施例的用于形成多鳍状物半导体器件的过程的三维透视图。

图2F-2H示出了根据本发明的实施例的用于在多鳍状物半导体器件的源极区/漏极区上形成环绕式接触部的过程的截面图。

图3示出了根据本发明的实施例的计算装置。

具体实施方式

描述了一种用于与多鳍状物晶体管结合使用的环绕式源极/漏极沟槽接触结构以及用于形成这样的环绕式沟槽接触部的方法。将联系具体的细节描述本发明，以提供对本发明的彻底理解。本领域技术人员将认识到能够在无需这些具体细节的情况下实践本发明。在其他情况下，没有通过具体的细节描述众所周知的半导体工艺和设备，以避免对本发明造成不必要的模糊。此外，附图所示的各种实施例只是说明性的表示，其未必是按比例绘制的。

文中公开了用于多鳍状物MOSFET器件的环绕式源极/漏极沟槽接触部以及用于形成这样的环绕式沟槽接触部的方法。基于鳍状物的晶体管结构包括多个半导体鳍状物，每一鳍状物具有顶表面和侧表面。所述鳍状物沿与衬底表面正交的方向具有高的高宽比，从而在保持小的器件覆盖面积的同时提高可用于器件形成的表面面积。所述的具有高高宽比的鳍状物被紧密隔开，在每一相邻的鳍状物之间建立了具有高高宽比的缝隙。栅极堆叠结构环绕每一鳍状物的一部分的顶表面和侧表面，在其内界定了沟道区。每一鳍状物具有一对处于所述沟道区的相对两侧的源极区/漏极区。外延生长的半导体层覆盖每一鳍状物在所述源极区/漏极区内的顶表面和侧表面。所述外延半导体层提高了可用于形成源极/漏极接触部的表面面积，并使鳍状物之间的缝隙狭窄。通过栅极侧壁间隔体使所述栅极堆叠结构与所述源极区/漏极区的所述外延部分绝缘。