[发明专利]PLDMOS器件及其制造方法有效
申请号: | 201710003959.4 | 申请日: | 2017-01-04 |
公开(公告)号: | CN106601819B | 公开(公告)日: | 2019-06-11 |
发明(设计)人: | 段文婷 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | pldmos 器件 及其 制造 方法 | ||
1.一种PLDMOS器件,其特征在于,包括:
N型外延层;
P阱,形成于所述N型外延层的选定区域中,所述P阱作为漂移区;
在所述P阱区域的所述N型外延层表面有场氧化层,令该场氧化层为第一场氧化层;
沟道区由所述N型外延层叠加N型离子注入杂质形成,通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通;
在所述沟道区表面形成有P型离子注入杂质,通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响,从而使器件的阈值电压向由所述N型外延层的本体掺杂浓度决定的初始阈值电压恢复;
多晶硅栅,所述多晶硅栅覆盖在所述沟道区上方并延伸到所述P阱以及所述第一场氧化层的第一侧表面上;
所述多晶硅栅和底部的所述沟道区以及所述P阱之间隔离有栅介质层;
源区由形成于所述N型外延层表面且和所述多晶硅栅第一侧自对准的P+区组成;
漏区由形成于所述P阱表面且和所述第一场氧化层第二侧自对准的P+区组成。
2.如权利要求1所述的PLDMOS器件,其特征在于:所述N型外延层形成于P型衬底表面上方,且所述N型外延层和所述P型衬底之间隔离有N型埋层。
3.如权利要求1所述的PLDMOS器件,其特征在于:在所述N型外延层表面还形成有由N+区组成的背栅引出区。
4.如权利要求3所述的PLDMOS器件,其特征在于:所述背栅引出区和所述源区之间间隔有场氧化层,令该场氧化层为第二场氧化层,所述第二场氧化层和所述第一场氧化层采用相同工艺同时形成。
5.如权利要求1所述的PLDMOS器件,其特征在于:所述栅介质层的材料为热氧化层。
6.如权利要求1所述的PLDMOS器件,其特征在于,还包括:层间膜,接触孔,正面金属层,由所述正面金属层图形化形成源极、漏极和栅极,所述源极通过接触孔和所述源区接触,所述漏极通过接触孔和所述漏区接触,所述栅极通过接触孔和所述多晶硅栅接触,各所述接触孔都穿过所述层间膜。
7.如权利要求1所述的PLDMOS器件,其特征在于:沟道长度为所述源区到所述P阱之间的间距,所述沟道长度的最小值在2.5微米以下。
8.如权利要求1或4所述的PLDMOS器件,其特征在于:所述场氧化层采用局部场氧化工艺形成。
9.如权利要求1所述的PLDMOS器件,其特征在于:所述N型离子注入杂质采用全面普注形成,所述P型离子注入杂质采用全面普注形成。
10.如权利要求1或9所述的PLDMOS器件,其特征在于:所述N型离子注入杂质对应的注入杂质为磷,注入能量为100kev~500kev,注入剂量为1e11cm-2~1e13cm-2;所述P型离子注入杂质对应的注入杂质为硼,注入能量为10kev~100kev,注入剂量为1e11cm-2~1e13cm-2。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710003959.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:OLED显示面板及其制备方法、显示装置
- 下一篇:半导体器件及其制造方法
- 同类专利
- 专利分类