[发明专利]PLDMOS器件及其制造方法

说明书

本发明公开了一种PLDMOS器件，包括：N型外延层，P阱，栅介质层，多晶硅栅，源区和漏区，沟道区由N型外延层叠加N型离子注入杂质形成，通过N型离子注入杂质提高沟道区的N型掺杂浓度并从而抑制源漏穿通；在沟道区表面形成有P型离子注入杂质，通过P型离子注入杂质抵消N型离子注入杂质对沟道区的表面的影响，从而使器件的阈值电压向由N型外延层的本体掺杂浓度决定的初始阈值电压恢复。本发明还公开了一种PLDMOS器件的制造方法。本发明能抑制器件的源漏穿通同时不影响器件的阈值电压，能使器件适用于更小的沟道长度。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种PLDMOS即P型LDMOS器件；本发明还涉及一种PLDMOS器件的制造方法。

背景技术

LDMOS由于具有耐高压、大电流驱动能力、极低功耗以及可与CMOS集成等优点，目前在电源管理电路中被广泛采用。如图1所示，是现有PLDMOS器件的结构图，现有PLDMOS器件包括：

N型外延层103，所述N型外延层103形成于P型衬底如P型硅衬底101表面，且所述N型外延层103和所述P型衬底101之间隔离有N型埋层102。

P阱105，形成于所述N型外延层103的选定区域中，所述P阱105作为漂移区。

在所述P阱105区域的所述N型外延层103表面有场氧化层，令该场氧化层为第一场氧化层104a。

沟道区直接由所述N型外延层103组成，多晶硅栅107，所述多晶硅栅107覆盖在所述沟道区上方并延伸到所述P阱105以及所述第一场氧化层104a的第一侧表面上。

所述多晶硅栅107和底部的所述沟道区以及所述P阱105之间隔离有栅介质层106。所述栅介质层106的材料通常为热氧化层。

源区108a由形成于所述N型外延层103表面且和所述多晶硅栅107第一侧自对准的P+区组成。

漏区108b由形成于所述P型表面且和所述第一场氧化层104a第二侧自对准的P+区组成。

在所述N型外延层103表面还形成有由N+区组成的背栅引出区109。

所述背栅引出区109和所述源区108a之间间隔有场氧化层，令该场氧化层为第二场氧化层104b，所述第二场氧化层104b和所述第一场氧化层104a采用相同工艺同时形成。

层间膜，接触孔110，正面金属层111，由所述正面金属层111图形化形成源极、漏极和栅极，所述源极通过接触孔110和所述源区108a接触，所述漏极通过接触孔110和所述漏区108b接触，所述栅极通过接触孔110和所述多晶硅栅107接触，各所述接触孔110都穿过所述层间膜。所述正面金属层111还图形化形成背栅电极，背栅电极通过接触孔110和底部的所述背栅引出区109接触。

在集成电路制造领域，PLDMOS通常和NLDMOS即N型LDMOS器件集成在一起，通常NLDMOS中的漂移区需要采用N阱，N阱是形成于N型外延层中，通过调节漂移区即N阱的掺杂来调节NLDMOS的击穿电压和导通电阻。而由于PLDMOS通常和NLDMOS集成在一起，PLDMOS的沟道区需要采用N型掺杂，这和NLDMOS的漂移区的掺杂类型相同，如果也将N阱作为PLDMOS的本体区即沟道区，则会影响PLDMOS性能，原因为N阱需要根据NLDMOS的击穿电压和导通电阻进行调节，使用于NLDMOS的N阱并不适用于做PLDMOS的沟道区，故本发明涉及的现有PLDMOS是直接采用N型外延作为本体区，这样PLDMOS器件特性不受N阱影响，而NLDMOS特性可独立调节。

由于图1所示的现有结构中由于沟道区直接由N型外延层103组成，因N型外延层103的掺杂浓度较淡，所以在沟道区的沟道长度较短时如小于2.5μm时器件会发生源漏穿通。

发明内容