[发明专利]半导体存储器件

说明书

本发明涉及半导体存储器件。一种半导体存储器件包括：包括第一单元阵列区域和外围区域的衬底；多个堆叠结构，其在第一单元阵列区域上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；覆盖堆叠结构的绝缘层；以及至少一个分离结构，其在外围区域上在第二方向上延伸并且在垂直于衬底的顶表面的方向上穿透绝缘层。

技术领域

本发明构思的实施方式涉及半导体存储器件，更具体地，涉及三维半导体存储器件。

背景技术

半导体存储器件已经变得高度集成以提供更高的性能并且降低器件的制造成本。由于半导体存储器件的集成在确定产品价格上是重要的因素，所以需要高度集成的半导体存储器件。典型的二维或平面半导体存储器件的集成的程度主要由单位存储单元占据的面积决定，其受到用于形成精细图案的技术的影响。然而，增加图案精细度所需的工艺设备的成本可以对二维或平面半导体器件的集成设置实际限制。

为了克服这些问题，具有三维排列的存储单元的三维半导体存储器件已经被提出。然而，为了批量生产三维半导体存储器件，新的工艺技术应当被开发，其能提供比二维半导体器件更低的每位制造成本同时保持或超过它们的可靠性水平。

发明内容

本发明构思的实施方式提供具有改善的可靠性的半导体存储器件。

根据本发明构思的一示例实施方式，一种半导体存储器件包括：衬底，其包括第一单元阵列区域和外围区域，外围区域包括在第一方向上彼此面对的第一外围区域和第二外围区域并且第一单元阵列区域被插置在其之间；多个堆叠结构，其在衬底的第一单元阵列区域上在第一方向上延伸，并且在交叉第一方向的第二方向上彼此间隔开；覆盖堆叠结构的绝缘层；以及至少一个分离结构，其在第一外围区域和第二外围区域的至少一个上在第二方向上延伸，并且在垂直于衬底的顶表面的方向上穿透绝缘层。

根据本发明构思的一示例实施方式，一种半导体存储器件包括：衬底，其包括单元阵列区域、外围区域和在单元阵列区域和外围区域之间的接触区域；多个堆叠结构，其在衬底的单元阵列区域和接触区域上，堆叠结构在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；绝缘层，其在衬底的接触区域和外围区域上，绝缘层覆盖堆叠结构；以及多个分离结构，其在第二方向上延伸并且在垂直于衬底的顶表面的第三方向上穿透外围区域上的绝缘层。

根据本发明构思的一示例实施方式，一种制造半导体器件的方法包括：提供衬底，衬底包括单元阵列区域、外围电路区域和在单元阵列区域的周界上的接触区域；在衬底上形成模制结构，模制结构包括在衬底上交替且重复堆叠的牺牲层和绝缘层；图案化模制结构以在衬底的单元阵列区域上形成沟道孔并且以具有阶梯形状侧；在接触区域和外围区域上形成层间电介质图案，层间电介质图案覆盖模制结构的阶梯形状侧；在模制结构和层间电介质图案上形成掩模层，掩模层在衬底的外围电路区域上具有部分地暴露在外围电路区域上的层间电介质图案的开口；使用掩模层作为蚀刻掩模蚀刻层间电介质图案以在层间电介质图案中形成沟槽；去除掩模层；以及形成覆盖图案以填充沟槽的上部。

附图说明

图1是示出根据本发明构思的示例实施方式的半导体器件的电路图。

图2是示出根据本发明构思的示例实施方式的半导体晶片的俯视图。

图3A是图2的部分A的放大俯视图。

图3B是图3A的部分“B”的放大俯视图。

图4是示出包括根据本发明构思的示例实施方式的半导体存储器件的单个单位半导体芯片的俯视图。

图5是示出根据本发明构思的示例实施方式的半导体器件的图4的部分C的放大俯视图。

图6是沿图5的线I-I'截取的剖面图。

图7是沿图5的线II-II'截取的剖面图。

图8是图7的部分E的放大视图。