[发明专利]一种二维类超结LDMOS器件及其制备方法

说明书

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种二维类超结LDMOS器件及其制备方法。

背景技术

LDMOS器件为单极型多子器件，具有良好的关断特性、高的输入阻抗、易于大规模集成等优点，在许多领域均得以广泛的应用。在LDMOS优化设计中最主要的目的之一就是在获得最大击穿电压的同时使得导通电阻尽可能小。由于这两项指标在器件设计中对于漂移区掺杂浓度和长度的参数要求是矛盾的，高的击穿电压势必会带来高的导通电阻。因此，通过对器件结构、材料等的优化来折衷击穿电压和导通电阻的矛盾始终是研究的热点。目前，国内外学者对此提出了多种新结构，如RESURF LDMOS、SJ LDMOS等。

对于满足RESURF条件的LDMOS，器件耐压特性得到了提高，但是其导通电阻与击穿电压仍然存在着2.5次方的比例关系，即RonµBV^2.5。因此，高的导通电阻限制了LDMOS器件在高压领域的应用。

超结技术的应用可以使得漂移区电场均匀分布，得到尽可能高的击穿电压，因此可以通过提高柱区的掺杂浓度来获得低导通电阻。超结技术的引进将导通电阻与击穿电压的比例关系降低为1.3次方，进一步实现了这两者之间的优化折衷，近年来研究较为广泛。但是超结技术对于工艺的要求较高，P柱区与N柱区交替掺杂相互耗尽，漂移区较厚，并且存在着较为严重的衬底辅助耗尽效应。

发明内容

解决的技术问题：本发明的目的为了解决现有超结技术对于工艺的要求较高、P柱区与N柱区交替掺杂相互耗尽、漂移区较厚、衬底辅助耗尽效应的技术问题，提供一种二维类超结LDMOS器件及其制备方法。

技术方案：一种二维类超结LDMOS器件，其元胞结构包括纵向自下而上的硅衬底和半导体有源层；其中，在半导体有源层下部为N型漂移区；位于N型漂移区上、在半导体有源层表面一侧设有P-体区，P-体区内设有相邻的第一重掺杂注入区和第二重掺杂注入区，第一重掺杂注入区和第二重掺杂注入区的共同引出端为源电极；在半导体有源层表面另一侧设有第三重掺杂注入区，第三重掺杂注入区的引出端为漏电极；位于N型漂移区上、在P-体区与第三重掺杂注入区之间为P型漂移区；所述P-体区侧面设有相邻的栅氧化层和栅电极，栅电极纵向完全覆盖P-体区；栅电极与源电极之间和源电极与漏电极之间设有场氧化层。

进一步地，所述硅衬底和第一重掺杂注入区为P型；第二重掺杂注入区和第三重掺杂注入区为N型。

进一步地，所述第三重掺杂注入区纵向延伸至与N型漂移区同等深度。

进一步地，所述P型漂移区为三阶掺杂，形成P1区、P2区和P3区，掺杂浓度逐渐降低。

进一步地，所述P型漂移区的掺杂浓度为P1区3e15cm^-3、P2区2e15cm^-3 、P3区5e14cm^-3。

上述二维类超结LDMOS器件的制备方法，包括以下步骤：

第1步，在硅衬底上外延生长N型外延层形成N型漂移区；

第2步，在N型漂移区上离子注入形成P型漂移区；

第3步，利用同一窗口，先进行P阱注入硼，通过退火工艺形成结深，继续注入砷形成第二重掺杂注入区，两次注入扩散的结深之差形成P-体区；

第4步，在P-体区中注入形成第一重掺杂注入区，在N型漂移区和P型漂移区右侧离子注入形成第三重掺杂注入区；

第5步，在P-体区左侧刻蚀槽并形成栅氧化层，引出栅电极；

第6步，在器件表面形成场氧化层，引出电极。

进一步地，第2步中P型漂移区的掺杂浓度为P1区3e15cm^-3、P2区2e15cm^-3 、P3区5e14cm^-3。

有益效果：

1. 较之普通的二维超结LDMOS结构，本发明的二维类超结LDMOS器件采用槽栅设计，同时重掺杂漏极与N漂移区相连，使得器件关断状态下P型漂移区和N型漂移区分别为低电位和高电位，利于漂移区的耗尽。