[发明专利]高性能低开销的双节点翻转在线自恢复锁存器

权利要求书

1.高性能低开销的双节点翻转在线自恢复锁存器，其特征在于：包括四个传输门、八个C单元；所述的四个传输门依次为第一传输门（TG1）、第二传输门（TG2）、第三传输门（TG3）、第四传输门（TG4）；所述的八个C单元依次为第一C单元（CE1）、第二钟控C单元（CE2-CG）、第三C单元（CE3）、第四钟控C单元（CE4-CG）、第五C单元（CE5）、第六钟控C单元（CE6-CG）、第七C单元（CE7）、第八钟控C单元（CE8-CG）；每个C单元电路内均含有第一信号输入端、第二信号输入端和信号输出端；每个钟控C单元电路内均含有第一信号输入端、第二信号输入端、时钟信号输入端、反相时钟信号输入端和信号输出端；其中，第一传输门（TG1）的信号输入端为本锁存器的数据输入端，第一传输门（TG1）的信号输出端分别与第一C单元（CE1）的第二信号输入端、第四钟控C单元（CE4-CG）的输出端、第五C单元（CE5）的第一信号输入端相连接；第二传输门（TG2）的信号输入端为本锁存器的数据输入端，第二传输门（TG2）的信号输出端分别与第三C单元（CE3）的第二信号输入端、第六钟控C单元（CE6-CG）的信号输出端、第七C单元（CE7）的第一信号输入端相连接；第三传输门（TG3）的信号输入端为本锁存器的数据输入端，第三传输门（TG3）的信号输出端分别与第五C单元（CE5）的第二信号输入端、第八钟控C单元（CE8-CG）的信号输出端、第一C单元（CE1）的第一信号输入端相连接；第四传输门（TG4）的信号输入端为本锁存器的数据输入端，第四传输门（TG4）的信号输出端分别与第七C单元（CE7）的第二信号输入端、第二钟控C单元（CE2-CG）的信号输出端、第三C单元（CE3）的第一信号输入端相连接；第一C单元（CE1）的信号输出端分别与第二钟控C单元（CE2-CG）的第二信号输入端、第六钟控C单元（CE6-CG）的第一信号输入端相连接；第二钟控C单元（CE2-CG）的信号输出端分别与第三C单元（CE3）的第一信号输入端、第七C单元（CE7）的第二信号输入端相连接；第三C单元（CE3）的信号输出端分别与第四钟控C单元（CE4-CG）的第二信号输入端、第八钟控C单元（CE8-CG）的第一信号输入端相连接；第四钟控C单元（CE4-CG）的信号输出端分别与第五C单元（CE5）的第一信号输入端、第一C单元（CE1）的第二信号输入端相连接；第五C单元（CE5）的信号输出端分别与第六钟控C单元（CE6-CG）的第二信号输入端、第二钟控C单元（CE2-CG）的第一信号输入端相连接；第六钟控C单元（CE6-CG）的信号输出端分别与第七C单元（CE7）的第一信号输入端、第三C单元（CE3）的第二信号输入端相连接；第七C单元（CE7）的信号输出端分别与第八钟控C单元（CE8-CG）的第二信号输入端、第四钟控C单元（CE4-CG）的第一信号输入端相连接；第八钟控C单元（CE8-CG）的信号输出端分别与第一C单元（CE1）的第一信号输入端、第五C单元（CE5）的第二信号输入端相连接；第八钟控C单元（CE8-CG）的信号输出端为本锁存器的数据输出端；所述的第一传输门（TG1）、第二传输门（TG2）、第三传输门（TG3）、第四传输门（TG4）具有相同的时钟,所述的第二钟控C单元（CE2-CG）、第四钟控C单元（CE4-CG）、第六钟控C单元（CE6-CG）、第八钟控C单元（CE8-CG）具有相同的时钟。

2.根据权利要求1所述的高性能低开销的双节点翻转在线自恢复锁存器，其特征在于，所述C单元电路由第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2组成；其中，第一PMOS管MP1的栅极与第一NMOS管MN1的栅极相连接，连接点为C单元电路的第一信号输入端（I1）；第二PMOS管MP2的栅极与第二NMOS管MN2的栅极相连接，连接点为C单元电路的第二信号输入端（I2）；第二PMOS管MP2的漏极与第一NMOS管MN1的漏极相连接，连接点为C单元电路的信号输出端（Out）；第一PMOS管MP1的漏极与第二PMOS管MP2的源极相连接；第一NMOS管MN1的源极与第二NMOS管MN2的漏极相连接；第一PMOS管MP1的源极、第一PMOS管MP1的衬底、第二PMOS管MP2的衬底均连接电源（VDD）；第一NMOS管MN1的衬底、第二NMOS管MN2的衬底、第二NMOS管MN2的源极均接地。

3.根据权利要求1所述的高性能低开销的双节点翻转在线自恢复锁存器，其特征在于，所述钟控C单元电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3组成；其中，第一PMOS管MP1的栅极与第二NMOS管MN2的栅极相连接，连接点为钟控C单元电路的第一信号输入端（I1）；第二PMOS管MP2的栅极与第三NMOS管MN3的栅极相连接，连接点为钟控C单元电路的第二信号输入端（I2）；第三PMOS管MP2的漏极与第一NMOS管MN1的漏极相连接，连接点为钟控C单元电路的信号输出端（Out）；第一PMOS管MP1的漏极与第二PMOS管MP2的源极相连接；第二PMOS管MP2的漏极与第三PMOS管MP3的源极相连接；第一NMOS管MN1的源极与第二NMOS管MN2的漏极相连接；第二NMOS管MN2的源极与第三NMOS管MN3的漏极相连接；第一PMOS管MP1的源极、第一PMOS管MP1的衬底、第二PMOS管MP2的衬底、第三PMOS管MP3的衬底均连接电源（VDD）；第一NMOS管MN1的衬底、第二NMOS管MN2的衬底、第三NMOS管MN3的衬底、第三NMOS管MN3的源极均接地。