[发明专利]高性能低开销的双节点翻转在线自恢复锁存器

说明书

技术领域

本发明涉及一种高性能低开销的双节点翻转在线自恢复锁存器，属于集成电路抗双节点翻转加固容错设计领域。

背景技术

随着集成电路制造技术的迅猛发展，电路特征尺寸和工作电压呈现不断下降趋势，电路节点的逻辑状态发生翻转所需要的电荷量（临界电荷）也随之降低，电路越发容易受到辐射环境中的重离子、α粒子、中子和质子等粒子的影响而产生软错误。软错误是一种由辐射环境下集成电路瞬态故障引起的瞬时性错误。在强辐射环境中，在电荷共享机制下，粒子撞击电路节点所诱发的双节点翻转是一种典型的软错误。相比于单粒子翻转而言，双节点翻转对集成电路造成的失效概率更大。

锁存器是一种基本的时序元件，广泛应用于大规模的集成电路与系统中。有统计数据表明，在纳米工艺下，尤其在强辐射环境中，双节点翻转已经成为影响锁存器电路可靠性设计的主要问题。当锁存器电路长时间工作于高能粒子和宇宙射线大量存在的强辐射环境中，仅进行单粒子翻转加固设计是不够充分的，必须要对其进行双节点翻转加固设计。锁存器的双节点翻转加固设计，对于提高集成电路的可靠性具有重要的意义。

目前针对锁存器的抗双节点翻转加固设计主要存在以下问题：一是存在脆弱的节点对，当该节点对中的每个节点均发生翻转，锁存器输出端将保持为错误的逻辑值，不能实现对双节点翻转的完全容忍；二是虽然能够实现对双节点翻转的完全容忍，但是存在脆弱的节点对，当该节点对中的每个节点均发生翻转，在锁存器内部将保持为错误的逻辑值而不影响输出端，亦即不能保证所有节点均能够在线自恢复，无法适用于高可靠性需求的电路系统；三是面积、延迟、功耗等开销较大。

发明内容

本发明的目的是克服现有抗双节点翻转加固锁存器结构存在的不足，满足高性能低开销和高可靠需求场景，提供一种高性能低开销的双节点翻转在线自恢复锁存器，通过八组相互反馈的C单元构建高可靠性数据存储反馈环实现双节点翻转的在线自恢复，使用高速通路、时钟门控技术和较少数目的晶体管降低锁存器开销，可广泛应用于对性能、开销和可靠性要求较高的各个领域。

为了实现上述目的，本发明采用如下技术方案：

包括四个传输门、八个C单元；所述的四个传输门依次为第一传输门（TG1）、第二传输门（TG2）、第三传输门（TG3）、第四传输门（TG4）；所述的八个C单元依次为第一C单元（CE1）、第二钟控C单元（CE2-CG）、第三C单元（CE3）、第四钟控C单元（CE4-CG）、第五C单元（CE5）、第六钟控C单元（CE6-CG）、第七C单元（CE7）、第八钟控C单元（CE8-CG）；每个C单元电路内均含有第一信号输入端、第二信号输入端和信号输出端；每个钟控C单元电路内均含有第一信号输入端、第二信号输入端、时钟信号输入端、反相时钟信号输入端和信号输出端；其中，第一传输门（TG1）的信号输入端为本锁存器的数据输入端，第一传输门（TG1）的信号输出端分别与第一C单元（CE1）的第二信号输入端、第四钟控C单元（CE4-CG）的输出端、第五C单元（CE5）的第一信号输入端相连接；第二传输门（TG2）的信号输入端为本锁存器的数据输入端，第二传输门（TG2）的信号输出端分别与第三C单元（CE3）的第二信号输入端、第六钟控C单元（CE6-CG）的信号输出端、第七C单元（CE7）的第一信号输入端相连接；第三传输门（TG3）的信号输入端为本锁存器的数据输入端，第三传输门（TG3）的信号输出端分别与第五C单元（CE5）的第二信号输入端、第八钟控C单元（CE8-CG）的信号输出端、第一C单元（CE1）的第一信号输入端相连接；第四传输门（TG4）的信号输入端为本锁存器的数据输入端，第四传输门（TG4）的信号输出端分别与第七C单元（CE7）的第二信号输入端、第二钟控C单元（CE2-CG）的信号输出端、第三C单元（CE3）的第一信号输入端相连接；第一C单元（CE1）的信号输出端分别与第二钟控C单元（CE2-CG）的第二信号输入端、第六钟控C单元（CE6-CG）的第一信号输入端相连接；第二钟控C单元（CE2-CG）的信号输出端分别与第三C单元（CE3）的第一信号输入端、第七C单元（CE7）的第二信号输入端相连接；第三C单元（CE3）的信号输出端分别与第四钟控C单元（CE4-CG）的第二信号输入端、第八钟控C单元（CE8-CG）的第一信号输入端相连接；第四钟控C单元（CE4-CG）的信号输出端分别与第五C单元（CE5）的第一信号输入端、第一C单元（CE1）的第二信号输入端相连接；第五C单元（CE5）的信号输出端分别与第六钟控C单元（CE6-CG）的第二信号输入端、第二钟控C单元（CE2-CG）的第一信号输入端相连接；第六钟控C单元（CE6-CG）的信号输出端分别与第七C单元（CE7）的第一信号输入端、第三C单元（CE3）的第二信号输入端相连接；第七C单元（CE7）的信号输出端分别与第八钟控C单元（CE8-CG）的第二信号输入端、第四钟控C单元（CE4-CG）的第一信号输入端相连接；第八钟控C单元（CE8-CG）的信号输出端分别与第一C单元（CE1）的第一信号输入端、第五C单元（CE5）的第二信号输入端相连接；第八钟控C单元（CE8-CG）的信号输出端为本锁存器的数据输出端；所述的第一传输门（TG1）、第二传输门（TG2）、第三传输门（TG3）、第四传输门（TG4）具有相同的时钟。所述的第二钟控C单元（CE2-CG）、第四钟控C单元（CE4-CG）、第六钟控C单元（CE6-CG）、第八钟控C单元（CE8-CG）具有相同的时钟。