[发明专利]一种集成电路测试系统总定时准确度测量装置和方法

说明书

本发明公开一种集成电路测试系统总定时准确度测量装置和方法，其装置包括能依次与集成电路测试系统的各个通道连接的采样测量模块、与采样测量模块的输入端连接的外部参考时钟模块、与采样测量模块连接的数据处理模块；其中，外部参考时钟模块输出的参考时钟序列的周期为所述通道输出的数据序列的周期的整数倍；采样测量模块在参考时钟的上升沿/下降沿开始测量每个通道的数据序列；数据处理模块根据采样测量模块测量到的所有通道的数据序列确定总定时准确度。该装置通过在参考时钟的上升/下降沿触发下测量每个通道的数据序列，对测量的数据序列进行准确定时，将表征通道并行定时参数转换成串行测量参数，能提高测量结果准确度和可信度。

技术领域

本发明涉及一种测量方法和系统，具体涉及一种集成电路测试系统总定时准确度测量装置和方法。

背景技术

集成电路测试系统一般具有数百或数千个统一控制但资源完全独立和冗余的数字通道，其可以同步发出指定的信号序列用于集成电路的测试。其中，集成电路测试系统总定时准确度是反映测试系统的信号驱动或者比较沿是否在预期的时间范围内到达，各信号之间的相对时间是否准确的时间参数。

当前对集成电路测试系统的总定时准确度的测量一般通过系统内部自测量的方法以及通过通道间分别两两互相参考测量其差异并合成不确定度的方法。前者由于整个测量过程由内部部件完成，且是利用内部未测量的测量单元去测量另外一个未测量单元，同时整个过程无标准仪表或其他可溯源设备，因此测量结果的可信度不高。后者利用单个通道的短期稳定性作为参考，其他通道与该通道进行比较测量；但是由于参考通道是测试系统的一个普通的通道，其稳定性没有定量的评测，也没有量化的指标，所以准确度也不高。

发明内容

有鉴于此，有必要提供一种能提高总定时准确度测量可信度和准确度的集成电路测试系统总定时准确度测量装置和方法。

一种集成电路测试系统总定时准确度测量装置，包括能依次与集成电路测试系统的各个通道连接的采样测量模块、与采样测量模块的输入端连接的外部参考时钟模块、与采样测量模块连接的数据处理模块；其中，外部参考时钟模块输出的参考时钟序列的周期为所述通道输出的数据序列的周期的整数倍；采样测量模块在参考时钟的上升沿/下降沿开始测量每个通道的数据序列；数据处理模块根据采样测量模块测量到的所有通道的数据序列确定总定时准确度。

以及一种集成电路测试系统总定时准确度测量方法，具体步骤如下：

步骤1：将采样测量模块的输入端与集成电路测试系统的一个通道连接，并将通道的输出设置为预设周期的数据序列，同时将外部参考时钟模块输出的参考时钟序列的周期设为通道输出的数据序列的周期的整数倍；

步骤2：将采样测量模块设置在参考时钟的上升沿/下降沿开始测量所述通道的数据序列；

步骤3：测量完成后，将采样测量模块的输入端与集成电路测试系统的下一个通道连接，转入步骤2；直到所有通道的数据序列测量完成；

步骤4：数据处理模块根据采样测量模块测量到的所有通道的数据序列确定总定时准确度。

本发明的集成电路测试系统总定时准确度测量装置和方法通过在参考时钟的上升/下降沿的触发下测量每个通道的数据序列，对测量的数据序列进行准确定时，将表征通道并行定时参数转换成转行测量参数，能提高测量的可操作性以及测量结果的准确度和可信度。

附图说明

图1为集成电路测试系统总定时准确度测量装置；

图2为集成电路测试系统总定时准确度测量方法的流程图；

图3为数据处理模块的结构框图；

图4A为眼图的合成示意图；

图4B为复合眼图的示意图。

具体实施方式