[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

第1存储单元，其包括第1可变电阻元件，配置在沿第1方向延伸的第1布线和沿与所述第1方向交叉的第2方向延伸的第2布线之间，能够存储第1数据或者第2数据；

所述第1布线和所述第2布线，所述第1布线连接于所述第1存储单元的一端，所述第2布线连接于所述第1存储单元的另一端；

第1驱动电路，其能够对所述第1布线和所述第2布线的一方施加第1电压，并且能够对所述第1布线和所述第2布线中的另一方施加与所述第1电压不同的第2电压；以及

第1控制电路，其将控制所述第1数据的写入的第1信号和控制所述第2数据的写入的第2信号发送给所述第1驱动电路，

所述第1驱动电路基于所述第1数据和所述第1信号，对所述第1布线施加所述第1电压，对所述第2布线施加所述第2电压，基于所述第2数据和所述第2信号，对所述第2布线施加所述第1电压，对所述第1布线施加所述第2电压，来切换施加电压的极性。

2.根据权利要求1所述的半导体存储装置，还具有：

第2存储单元，其包括第2可变电阻元件，配置在沿所述第1方向延伸的第3布线和沿与所述第1方向交叉的所述第2方向延伸的第4布线之间，能够存储所述第1数据或者所述第2数据；

所述第3布线和所述第4布线，所述第3布线连接于所述第2存储单元的一端，所述第4布线连接于所述第2存储单元的另一端；以及

第2驱动电路，其能够对所述第3布线和所述第4布线的一方施加所述第1电压，并且能够对所述第3布线和所述第4布线中的另一方施加所述第2电压，

所述第1控制电路将所述第1信号和所述第2信号发送给所述第1驱动电路和所述第2驱动电路，

在向所述第1可变电阻元件写入所述第1数据、向所述第2可变电阻元件写入所述第2数据的情况下，基于分别施加于所述第1布线和所述第2布线的所述第1电压和所述第2电压来向所述第1电阻元件供给第1电流的第1期间、与基于分别施加于所述第3布线和所述第4布线的所述第2电压和所述第1电压来向所述第2电阻元件供给第2电流的第2期间至少一部分重叠，所述第1期间的长度与所述第2期间的长度不同。

3.根据权利要求1所述的半导体存储装置，还具有：

第3布线和第4布线，其连接于所述第1驱动电路；

第1电路，其包括连接所述第1布线与所述第3布线的第1开关元件；以及

第2电路，其包括连接所述第2布线与所述第4布线的第2开关元件。

4.根据权利要求1所述的半导体存储装置，

所述第1驱动电路具有：向所述第1布线传输所述第1电压的第1开关元件；向所述第2布线传输所述第2电压的第2开关元件；向所述第1布线传输所述第2电压的第3开关元件；以及向所述第2布线传输所述第1电压的第4开关元件，

所述第1驱动电路基于所述第1数据和所述第1信号，使所述第1开关元件和所述第2开关元件成为导通状态，使所述第3开关元件和所述第4开关元件成为截止状态，基于所述第2数据和所述第2信号，使所述第1开关元件和所述第2开关元件成为截止状态，使所述第3开关元件和所述第4开关元件成为导通状态。

5.根据权利要求1所述的半导体存储装置，

还具有数据缓冲器，该数据缓冲器保持1比特的数据，向所述第1驱动电路传输所述1比特的数据。

6.根据权利要求1所述的半导体存储装置，还具有：

第1开关元件，其包含于所述第1存储单元；以及

第1解码电路，其对地址信号进行解码，基于所述地址信号的解码结果，使所述第1开关元件成为导通状态，

所述第1可变电阻元件的一端连接于所述第1布线，所述第1可变电阻元件的另一端经由所述第1开关元件连接于所述第2布线。

7.根据权利要求1所述的半导体存储装置，

还具有第1解码电路，该第1解码电路对地址信号进行解码，基于所述地址信号的解码结果，控制所述第1控制电路。