[发明专利]半导体存储装置

说明书

本发明的实施方式涉及的半导体存储装置具有：能够存储第1数据或者第2数据的第1存储单元、连接于第1存储单元的第1布线和第2布线、能够对第1布线和第2布线施加第1电压和第2电压的第1驱动电路、以及将第1信号和第2信号发送给第1驱动电路的第1控制电路。第1驱动电路基于第1数据和第1信号，对第1布线施加第1电压，基于第2数据和第2信号，对第2布线施加第1电压。

本申请以美国临时专利申请62/394169号(申请日：2016年9月13日)为在先申请而享有优先权。本申请通过参照该在先申请而包括该在先申请的全部内容。

技术领域

本发明的实施方式涉及半导体存储装置。

背景技术

具有可变电阻式存储器的半导体存储装置作为半导体存储装置的一种而为人所知。另外，MRAM(magnetoresistive random access memory，磁阻式随机存取存储器)作为可变电阻式存储器的一种而为人所知。MRAM是对存储信息的存储单元(memory cell)使用具有磁阻效应(magnetoresistive effect)的磁元件得到的存储器件，并作为以高速工作、大容量、非易失性为特征的下一代存储器件而受到关注。另外，MRAM作为DRAM、SRAM等易失性存储器的替代正在被进行研究以及开发。

发明内容

本发明的实施方式提供可靠性以及处理能力高、功耗小的半导体存储装置。

实施方式的半导体存储装置半导体存储装置具备：第1存储单元，其包括第1可变电阻元件，能够存储第1数据或者第2数据；第1布线和第2布线，其分别连接于第1存储单元的一端及另一端；第1驱动电路，其能够对第1布线和第2布线的一方施加第1电压，并且能够对第1布线和第2布线中的另一方施加与比所述第1电压低的第2电压；以及第1控制电路，其将控制第1数据的写入的第1信号和控制第2数据的写入的第2信号发送给第1驱动电路。

第1驱动电路基于第1数据和第1信号，对第1布线施加第1电压，对第2布线施加第2电压，基于第2数据和第2信号，对第2布线施加第1电压，对第1布线施加第2电压。

附图说明

图1是第1实施方式涉及的半导体存储装置的框图。

图2是第1实施方式涉及的半导体存储装置所具备的单元阵列(cell array)、第1以及第2列选择电路、读取电流吸收(sink)电路的电路图。

图3是第1实施方式涉及的半导体存储装置所具备的写入控制电路的电路图。

图4是第1实施方式涉及的半导体存储装置所具备的写驱动器(write driver)的电路图。

图5A是表示第1实施方式涉及的半导体存储装置所具备的MTJ元件的构成例的剖视图。

图5B是表示第1实施方式涉及的半导体存储装置中的平行状态(低阻态)的MTJ元件的剖视图。

图5C是表示第1实施方式涉及的半导体存储装置中的反平行状态(高阻态)的MTJ元件的剖视图。

图6是第1实施方式涉及的半导体存储装置中的写入工作的流程图。

图7是表示第1实施方式涉及的半导体存储装置中的写入工作时的各布线的电压的时间图(timing chart)。

图8是第2实施方式涉及的半导体存储装置的框图。

图9是第2实施方式涉及的半导体存储装置所具备的写入控制电路的电路图。

图10是第2实施方式涉及的半导体存储装置中的写入工作的流程图。

图11是表示第2实施方式涉及的半导体存储装置中的写入工作时的各布线的电压的时间图。

图12是第3实施方式涉及的半导体存储装置的框图。