[发明专利]移位寄存器及逐次逼近型模数转换器在审
| 申请号： | 201710032804.3 | 申请日： | 2017-01-16 |
| 公开（公告）号： | CN108322219A | 公开（公告）日： | 2018-07-24 |
| 发明（设计）人： | 刘飞;朱晓明;张楠;岳利华;曲世军 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H03M1/46 | 分类号： | H03M1/46 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张凤伟;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 移位电路 移位寄存器 输出端 时钟信号发生器 模数转换器 数据输入端 逐次逼近型 时钟信号 数据输出 耦接 信号发生器 可控开关 输出 存储 应用 | ||
1.一种移位寄存器，其特征在于，包括：分别由多个可控开关组成的第一移位电路及第二移位电路，其中：
所述第一移位电路，与数据输入端及时钟信号发生器耦接，适于在所述时钟信号发生器输出的时钟信号处于第一逻辑值期间，将所述数据输入端输入的数据输出至所述第一移位电路的输出端；
所述第二移位电路，与所述第一移位电路的输出端耦接，适于在所述时钟信号发生器输出的时钟信号处于第二逻辑值期间，将所述第一移位电路的输出端存储的数据输出至所述移位寄存器的输出端。
2.如权利要求1所述的移位寄存器，其特征在于，所述第一逻辑值为0，所述第二逻辑值为1。
3.如权利要求2所述的移位寄存器，其特征在于，所述第一移位电路及第二移位电路分别由多个可控开关依次串联连接组成。
4.如权利要求2或3所述的移位寄存器，其特征在于，所述多个可控开关中的至少一个为MOS管。
5.如权利要求4所述的移位寄存器，其特征在于，所述第一移位电路包括：依次串联连接的第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管，其中，所述第一PMOS管及第二NMOS管的栅极与所述数据输入端耦接，所述第二PMOS管的栅极与所述时钟信号发生器的输出端耦接，所述第一NMOS管的栅极通过非门电路与所述时钟信号发生器的输出端耦接。
6.如权利要求5所述的移位寄存器，其特征在于，所述第二移位电路包括：依次串联连接的第三PMOS管、第四PMOS管、第三NMOS管及第四NMOS管；其中，所述第三PMOS管及第四NMOS管的栅极与所述第二PMOS管的漏极耦接；所述第四PMOS管的栅极通过非门电路与所述时钟信号发生器的输出端耦接；所述第三NMOS管的栅极与所述时钟信号发生器的输出端耦接，漏极作为所述移位寄存器的输出端。
7.如权利要求6所述的移位寄存器，其特征在于，所述第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管的源极及衬底与第一电压输入端耦接。
8.如权利要求6所述的移位寄存器，其特征在于，所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管的源极及衬底与第二电压输入端耦接。
9.如权利要求1所述的移位寄存器，其特征在于，还包括：与所述时钟信号发生器输出端耦接的非门电路。
10.一种逐次逼近型模数转换器，其特征在于，包括：权利要求1～9任一项所述的移位寄存器。
11.如权利要求10所述的逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器中的比较器作为所述时钟信号发生器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710032804.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：基于信息分布模式的随机采样方法
- 下一篇：编解码方法、装置及编解码设备
