[发明专利]具有半导体元件的集成电路结构及其制造方法在审

申请号：	201710036189.3	申请日：	2017-01-17
公开（公告）号：	CN108321116A	公开（公告）日：	2018-07-24
发明（设计）人：	徐尉伦;巩永谦;叶铭琮;刘彦秀;吕安泰;许尧壁;龚吉富	申请（专利权）人：	联华电子股份有限公司
主分类号：	H01L21/762	分类号：	H01L21/762
代理公司：	北京市柳沈律师事务所 11105	代理人：	陈小雯
地址：	中国台湾***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	基板半导体元件集成电路结构超深沟槽隔离结构顶表面制造穿过隔离延伸
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明公开一种具有半导体元件的集成电路结构及其制造方法。该集成电路结构包括：一基板，具有相对的一顶表面和一底表面，且基板具有多个区域；多个半导体元件形成于基板，且分别位于不同区域内，和一超深沟槽隔离结构，形成于基板内且围绕各个区域的周围，以隔离位于不同区域的该些半导体元件。其中超深沟槽隔离结构自基板的顶表面延伸至底表面而穿过基板。

技术领域

本发明涉及一种集成电路结构及其制造方法，且特别是涉及一种具有半导体元件的集成电路结构及其制造方法。

背景技术

对半导体科技来说，持续缩小集成电路结构的尺寸、改善速率、增进效能、提高密度及降低成本等等，都是重要的发展目标。即使集成电路结构的尺寸缩小或是如何发展，半导体元件的电子特性都必须至少维持或是加以改善，以符合市场对电子产品的要求。集成电路结构的各层与所属半导体元件如有缺陷或损伤，将会对结构的电性表现造成无法忽视的影响。

举例来说，制造传统集成电路结构时，基板的低压区域(low-side region)和高压区域(high-side region)中，各区域包括至少一侧向扩散型金属氧化物半导体晶体管，一般需要在低压区域和高压区域之间，需具有足够宽的间距(一般超过100微米以上)，以承受大幅度的压降和维持集成电路结构的电子特性；然而，此宽间距的存在也限制了集成电路结构可缩小的尺寸。

发明内容

本发明是有关于一种具有半导体元件的集成电路结构及其制造方法，形成于基板的不同区域内的半导体元件是以一超深沟槽隔离结构(an ultra-deep(UD)trenchisolation structure)隔离。

根据一实施例，提出一种集成电路结构，包括：一基板，具有相对的一顶表面和一底表面，且基板具有多个区域；多个半导体元件形成于基板，且分别位于不同区域内，和一超深沟槽隔离结构，形成于基板内且围绕各个区域的周围，以隔离位于不同区域的该些半导体元件。其中超深沟槽隔离结构自基板的顶表面延伸至底表面而穿过基板。

根据一实施例，提出一种集成电路结构的制造方法，包括：提供一基板，且基板具有多个预定区域；形成一超深沟槽隔离结构于该基板内且围绕该些预定区域的周围，其中超深沟槽隔离结构自基板的顶表面向下延伸；和研磨基板的背面，直到超深沟槽隔离结构的下表面暴露于基板的底表面，其中基板的底表面相对于顶表面。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图，作详细说明如下。然而，本发明的保护范围应以所附的权利要求所界定的为准。

附图说明

图1A为本发明一实施例的集成电路结构的一基板的上视图；

图1B为沿着图1A的剖面线1B-1B所绘制的基板的剖面示意图；

图2为本发明一实施例的基板与形成于基板区域内的半导体元件的剖面示意图；

图3为本发明另一实施例的基板与形成于基板区域内的半导体元件的剖面示意图；

图4为本发明又一实施例的基板与形成于基板区域内的半导体元件的剖面示意图；

图5A-图5B为本发明一实施例的集成电路结构的制造方法示意图。