[发明专利]逐次逼近寄存器型模数转换器、校正方法及电子装置有效
申请号: | 201710036516.5 | 申请日: | 2017-01-18 |
公开(公告)号: | CN107017888B | 公开(公告)日: | 2021-01-26 |
发明(设计)人: | 刘纯成 | 申请(专利权)人: | 联发科技股份有限公司 |
主分类号: | H03M1/46 | 分类号: | H03M1/46;H03M1/42 |
代理公司: | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人: | 何青瓦 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 逐次 逼近 寄存器 型模数 转换器 校正 方法 电子 装置 | ||
1.一种逐次逼近寄存器型模数转换器,其特征在于,包括:
基于电容器的数模转换器,其用于接收输入电压,并对该输入电压进行采样,以生成采样输入电压;
比较模块,用于产生第一比较结果和第二比较结果,其中该第一比较结果是通过比较该采样输入电压与大小为(Vcm+Vdelta)的第一电压值而产生的,该第二比较结果是通过比较该采样输入电压与大小为(Vcm-Vdelta)的第二电压值而产生的,其中,Vcm表示共模电压,Vdelta表示预定电压差;以及
校正电路,耦接至该比较模块,用于根据该第一比较结果和该第二比较结果来产生测量结果,其中该测量结果用来确定该输入电压是否在由(Vcm+Vdelta)和(Vcm-Vdelta)确定的预定电压范围内,以及,当该测量结果表明该采样输入电压在该预定电压范围内时,该校正电路进入校正模式。
2.如权利要求1所述的逐次逼近寄存器型模数转换器,其特征在于,还包括:
逐次逼近寄存器型逻辑电路,用于产生n位的输出信号,其中n为正整数;
其中,该校正电路用于根据该测量结果,对该n位的输出信号中的至少一位执行加权数校正操作。
3.如权利要求2所述的逐次逼近寄存器型模数转换器,其特征在于,该至少一位中的每一位均对应一个加权数。
4.如权利要求3所述的逐次逼近寄存器型模数转换器,其特征在于,该校正电路,用于顺序地和重复地对该至少一位中的每一位执行该加权数校正操作,其中第n位为该输出信号的最高有效位。
5.如权利要求3所述的逐次逼近寄存器型模数转换器,其特征在于,还包括:数字修正电路;
该校正电路,用于对该n位的输出信号中的至少一位执行加权数校正操作,以产生该至少一位中的每一位各自对应的校正值;
该数字修正电路,用于根据该至少一位中的每一位各自对应的校正值,调整该至少一位中的每一位对应的加权数。
6.如权利要求2所述的逐次逼近寄存器型模数转换器,其特征在于,该基于电容器的数模转换器包括:多个电容器以及对应该多个电容器的多个开关,其中每个电容器对应该输出信号中的一位。
7.如权利要求6所述的逐次逼近寄存器型模数转换器,其特征在于,
该逐次逼近寄存器型逻辑电路,用于将该输出信号中的第k位设置为第一逻辑值,以产生第一输出结果,其中k为不大于n的正整数;以及,将该输出信号中的该第k位设置为第二逻辑值,以产生第二输出结果,其中该第二逻辑值不同于该第一逻辑值;
其中,该第一输出结果是在该第k位被设置为该第一逻辑值之后,从该输出信号的加权和产生,以及该第二输出结果是在该第k位被设置为该第二逻辑值之后,从该输出信号的加权和产生;
该校正电路,用于根据该第一输出结果和该第二输出结果,调整该第k位对应的加权数;
其中,当该输出信号的第k位被设置为该第一逻辑值或该第二逻辑值时,将该共模电压提供至该输出信号的第k+1位至第n位各自对应的电容器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710036516.5/1.html,转载请声明来源钻瓜专利网。