[发明专利]一种半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

第一突出结构和第二突出结构，各自从隔离结构向外突出，所述第一和第二突出结构设置于所述半导体器件的第一区域中；

第一外延层和第二外延层，分别形成于所述第一突出结构和所述第二突出结构上，其中，所述第一外延层和所述第二外延层各具有硅化物表面；

第三突出结构和第四突出结构，各自从所述隔离结构向外突出，所述第三突出结构和所述第四突出结构设置于所述半导体器件的第二区域中；

第三外延层和第四外延层，分别形成于所述第三突出结构和所述第四突出结构上，其中，所述第三外延层和所述第四外延层均不具有硅化物表面；以及

环形凹槽，形成于所述隔离结构中，在俯视图中所述环形凹槽周向环绕所述第三外延层和所述第四外延层。

2.根据权利要求1所述的半导体器件，进一步包括设置于所述第三外延层和所述第四外延层上和周围的介电层，其中，在俯视图中所述环形凹槽周向环绕所述介电层。

3.根据权利要求2所述的半导体器件，其中，所述介电层未设置于所述第一区域中。

4.根据权利要求2所述的半导体器件，其中，部分所述介电层朝向所述第一区域横向突出，且其中，部分所述环形凹槽在所述第二区域中的部分所述介电层的下方横向延伸。

5.根据权利要求2所述的半导体器件，其中，所述介电层的厚度大于分离所述第一外延层和所述第二外延层的间隙的1/2。

6.根据权利要求1所述的半导体器件，其中：

设置于所述第一突出结构和所述第二突出结构之间的所述隔离结构的第一部分具有第一高度；

未设置于所述第一突出结构和所述第二突出结构之间的所述隔离结构的第二部分具有第二高度；并且

所述第一高度和所述第二高度在彼此的5纳米内。

7.根据权利要求1所述的半导体器件，其中，所述环形凹槽呈现两台阶截面轮廓。

8.根据权利要求1所述的半导体器件，其中，所述第一突出结构和所述第二突出结构均不具有硅化物表面。

9.根据权利要求1所述的半导体器件，其中，所述第一突出结构、所述第二突出结构、所述第三突出结构和所述第四突出结构是来自FinFET器件的鳍。

10.一种半导体器件，包括：

第一鳍和第二鳍，各自从浅沟槽隔离件(STI)向外突出，所述第一鳍和所述第二鳍位于FinFET的第一区域中；

第一外延层和第二外延层，分别形成于所述第一鳍和所述第二鳍上，其中，所述第一外延层和所述第二外延层各自具有硅化物表面；

第三鳍和第四鳍，各自从所述浅沟槽隔离件向外突出，所述第三鳍和所述第四鳍位于所述FinFET的第二区域中；

第三外延层和第四外延层，分别形成于所述第三鳍和所述第四鳍上，其中，所述第三外延层和所述第四外延层均不具有硅化物表面；

介电层，形成于所述第三外延层和所述第四外延层上但不形成于所述第一外延层和所述第二外延层上；以及

环形沟槽，形成于所述浅沟槽隔离件内，在俯视图中所述环形沟槽环绕所述介电层。

11.根据权利要求10所述的半导体器件，其中，所述环形沟槽呈现两台阶截面轮廓。

12.根据权利要求10所述的半导体器件，其中，所述第一鳍和所述第二鳍均不具有硅化物表面。

13.根据权利要求10所述的半导体器件，其中：

设置于所述第一鳍和所述第二鳍之间的所述浅沟槽隔离件的第一部分具有第一高度；

未设置于所述第一鳍和所述第二鳍之间的所述浅沟槽隔离件的第二部分具有第二高度；且

所述第一高度超出所述第二高度的高度小于5纳米。