[发明专利]一种半导体器件及其制造方法

说明书

本发明实施例提供了一种半导体器件，其具有第一区域和第二区域。第一区域具有第一突出结构和第二突出结构。第二区域具有第三突出结构和第四突出结构。第一、第二、第三和第四外延层分别形成于第一、第二第三和第四突出结构上。当使得第三和第四外延层暴露时，第一和第二外延层被第一光刻胶层覆盖。介电层形成于第一光刻胶层的上方和第三和第四外延层的上方。部分介电层被第二光刻胶层覆盖。部分介电层形成于第三和第四外延层的上方。蚀刻未被第一和第二光刻胶层保护的部分介电层。去除第一和第二光刻胶层。本发明实施例涉及一种半导体器件及其制造方法。

技术领域

本发明实施例涉及一种半导体器件及其制造方法。

背景技术

半导体集成电路(IC)行业经历了快速增长。IC材料和设计中的技术进步已生产出几代IC，其每一代IC都比上一代IC具有更小且更复杂的电路。然而，这些优势增加了加工和制造IC的复杂性，为实现这些优势，在IC加工和制造方面需要进行相似的发展。在集成电路的发展过程中，功能密度(即，每个芯片区互连器件的数量)普遍增加，而其几何尺寸(即，使用制造工艺制造的最小部件(或线路))则在减小。

不断缩减的几何尺寸为半导体制造带来挑战。例如，半导体器件制造可涉及在突出结构(例如，FinFET的鳍结构)的上方和周围形成光刻胶保护氧化(RPO)层。然而，随着器件尺寸变得足够小，形成于相邻的突出结构之间的RPO层能够彼此合并。合并的RPO层很难去除，且其去除可导致很多问题，这些问题将降低半导体器件的电气性能。

因此，虽然现有的半导体器件及其制造方法对于其预期目的而言通常是胜任的，但其并未在所有方面令人感到满意。

发明内容

根据本发明的一些实施例，提供了一种半导体器件，包括：第一突出结构和第二突出结构，各自从隔离结构向外突出，所述第一和第二突出结构设置于所述半导体器件的第一区域中；第一外延层和第二外延层，分别形成于所述第一突出结构和所述第二突出结构上，其中，所述第一外延层和所述第二外延层各具有硅化物表面；第三突出结构和第四突出结构，各自从所述隔离结构向外突出，所述第三突出结构和所述第四突出结构设置于所述半导体器件的第二区域中；第三外延层和第四外延层，分别形成于所述第三突出结构和所述第四突出结构上，其中，所述第三外延层和所述第四外延层均不具有硅化物表面；以及凹槽，形成于所述隔离结构中，在俯视图中所述凹槽周向环绕所述第三外延层和所述第四外延层。

根据本发明的另一些实施例，还提供了一种半导体器件，包括：第一鳍和第二鳍，各自从浅沟槽隔离件(STI)向外突出，所述第一鳍和所述第二鳍位于FinFET的第一区域中；第一外延层和第二外延层，分别形成于所述第一鳍和所述第二鳍上，其中，所述第一外延层和所述第二外延层各自具有硅化物表面；第三鳍和第四鳍，各自从所述浅沟槽隔离件向外突出，所述第三鳍和所述第四鳍位于所述FinFET的第二区域中；第三外延层和第四外延层，分别形成于所述第三鳍和所述第四鳍上，其中，所述第三外延层和所述第四外延层均不具有硅化物表面；光刻胶保护氧化(RPO)层，形成于所述第三外延层和所述第四外延层上但不形成于所述第一外延层和所述第二外延层上；以及沟槽，形成于所述浅沟槽隔离件内，在俯视图中所述沟槽环绕所述光刻胶保护氧化层。

根据本发明的又一些实施例，还提供了一种制造半导体器件的方法，包括：提供具有第一区域和第二区域的半导体器件，所述第一区域具有第一突出结构和第二突出结构，并且所述第二区域具有第三突出结构和第四突出结构；分别在所述第一突出结构、所述第二突出结构、所述第三突出结构和所述第四突出结构上形成所述第一外延层、所述第二外延层、所述第三外延层和所述第四外延层；用第一光刻胶层覆盖所述第一外延层和所述第二外延层，同时当使得所述第三外延层和所述第四外延层暴露；在所述第一光刻胶层的上方和所述第三外延层和所述第四外延层的上方形成介电层；用第二光刻胶层覆盖部分所述介电层，部分所述介电层形成于所述第三外延层和所述第四外延层的上方；蚀刻未被所述第一光刻胶层和所述第二光刻胶层保护的部分介电层；以及去除所述第一光刻胶层和所述第二光刻胶层。

附图说明