[发明专利]一种快速模乘和模平方电路及其实现方法有效

专利信息
申请号: 201710039195.4 申请日: 2017-01-19
公开(公告)号: CN106873941B 公开(公告)日: 2019-05-21
发明(设计)人: 李春泉;雷绍充;赵重阳;彭星宇;张云龙 申请(专利权)人: 西安交通大学
主分类号: G06F7/523 分类号: G06F7/523;G06F7/552
代理公司: 西安通大专利代理有限责任公司 61200 代理人: 张弘
地址: 710049 陕*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 快速 平方 电路 及其 实现 方法
【权利要求书】:

1.一种快速模乘和模平方电路,其特征在于,包括:一组m位的左移三位移位寄存器QU,三组m位的二输入与门阵列AND1、AND2、AND3,四组全加器阵列FA1、FA2、FA3、FA4,m+4位的结果寄存器Q和一个32×m位的ROM单元;其中,

m位的左移三位移位寄存器QU,用于存放乘数,并将其第m位命名为U2,第m-1位命名成U1,第m-2位命名成U0;

二输入与门阵AND1输入端为U2与被乘数N左移2位的结果;二输入与门阵AND2输入端为U1与被乘数N左移1位的结果;二输入与门阵AND3输入端为U0与被乘数N;

ROM单元,用于存放素数P的补码Pb的特定倍数,其输出端口设为X;ROM单元的4位地址线Adder从高到低为{Q[m+4],Q[m+3],Q[m+2],Q[m+1]},特定倍数是指4位地址线Adder与素数P的补码Pb的乘积;

全加器阵列,用于产生部分积,其中全加器阵列FA1的两个输入分别为与门阵列AND1的输出端和与门阵列AND2的输出端,全加器阵列FA2的输入端分别为与门阵列AND3的输出端和ROM的输出端X,全加器阵列FA3的输入端分别为全加器阵列FA1和FA2的和端口,全加器阵列FA4的输入端为结果寄存器Q左移三位的结果与全加器阵列FA3的和端口;

m+4位的结果寄存器Q,用于存放运算过程中的部分积和最终的结果,其输入与全加器阵列FA4的和端口相连,其高四位输出连接到ROM的地址位,低m位通过左移三位连接到全加器阵列FA4的加数端口。

2.根据权利要求1所述的快速模乘和模平方电路,其特征在于:四组全加器阵列的最低位进位端连接到0,同时针对电路第m位加法阵列的进位再用五个全加器单元处理,并将其每一级电路运算的结果锁存到结果寄存器Q中。

3.一种基于权利要求1所述的快速模乘和模平方电路的实现方法,其特征在于,包括以下步骤:

首先需要初始化输出寄存器Q,将RS=0,寄存器全部复位为0;工作中RS=1,电路运行m/3个clk后,被乘数的所有位均已经参与了运算,这时左移三位寄存器N全部为0,下一步只需约减掉Q[m+4]、Q[m+3]、Q[m+2]、Q[m+1]这四位即可;电路继续运行2个clk,Qm的高四位被成功约减掉;乘法和平方的运算结果被约减到m位。

4.根据权利要求3所述的快速模乘和模平方电路的实现方法,其特征在于,在每一个时钟周期内处理3位,经过m/3+2个时钟周期得到模乘和模平方的结果,若m不是3的倍数则通过对其高位补0直至其为3的倍数。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安交通大学,未经西安交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710039195.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top