[发明专利]一种高速低功耗的加固锁存器

权利要求书

1.一种高速低功耗的加固锁存器，其特征在于：由三个传输门、两个自恢复C单元和一个内部节点加强型C单元组成；三个传输门依次为第一传输门TG1、第二传输门TG2和第三传输门TG3；两个自恢复C单元结构依次为：第一C单元C1和第二C单元C2；内部节点加强型C单元为单个的第三C单元C3；所述第三C单元C3含有3个信号端口，分别为：第一信号输入端、第二信号输入端和信号输出端；其中，第一传输门TG1、第二传输门TG2和第三传输门TG3，在接受到高电平的时钟信号CLK时打开，处于传值状态；在接受到低电平的时钟信号CLK时关闭，处于锁存状态；第一C单元C1、第二C单元C2和第三C单元C3分别负责将各自接受到的信号反向，并输出；具体的连接关系为：

第一传输门TG1的输入端、第二传输门TG2的输入端和第三传输门TG3的输入端共同连接在一起；

第一传输门TG1的输出端与第一C单元C1的信号输入端相连接；第一C单元C1的信号输出端与第三C单元C3的第一信号输入端相连接；

第三传输门TG3的输出端与第二C单元C2的信号输入端相连接；第二C单元C2的信号输出端与第三C单元C3的第二信号输入端相连接；

第二传输门TG2输出端与第三C单元C3的信号输出端相连接；

第一传输门TG1的输入端、第二传输门TG2的输入端和第三传输门TG3的输入端之间的连接点为本锁存器的数据输入端，记为输入端D端口；

第二传输门TG2输出端与第三C单元C3的信号输出端之间的连接点为本锁存器的数据输出端，记为输出端Q端口；

第一C单元C1由第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2组成；其中，

第一PMOS管MP1的源极接电源VDD，第一PMOS管MP1的漏极接第二PMOS管MP2的源极；第一NMOS管MN1的源极接第二NMOS管MN2的漏极；第二NMOS管MN2的源极接地；第二PMOS管MP2的栅极与第一NMOS管MN1的栅极相连接，第二PMOS管MP2的栅极与第一NMOS管MN1的栅极之间的节点为第一C单元C1的信号输入端d1；第一PMOS管MP1的栅极与第二PMOS管MP2的漏极、第一NMOS管MN1的漏极和第二NMOS管MN2的栅极相连接，第一PMOS管MP1的栅极与第二PMOS管MP2的漏极、第一NMOS管MN1的漏极和第二NMOS管MN2的栅极之间的节点为第一C单元C1的信号输出端Qb1；第一PMOS管MP1的衬底与第二PMOS管MP2的衬底接电源VDD；第一NMOS管MN1的衬底和第二NMOS管MN2的衬底接地；

第一C单元C1与第二C单元C2的结构相同，均为自恢复C单元；

内部节点加强型C单元，即第三C单元C3是由第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7和第八NMOS管MN8组成；其中，

第五PMOS管MP5的源极与第七NMOS管MN7的漏极接电源VDD，第五PMOS管MP5的漏极与第六PMOS管MP6的源极、第七NMOS管MN7的源级相连接，为内部节点n5；第五NMOS管MN5的源极与第六NMOS管MN6的漏极、第七PMOS管MP7的源极相连接,为内部节点n6；第六NMOS管MN6的源极与第七PMOS管MP7的漏极接地；第五PMOS管MP5的栅极与第六NMOS管MN6的栅极相连接，为内部节点加强型C单元结构的第一信号输入端Qb1；第六PMOS管MP6的栅极与第五NMOS管MN5的栅极、第八PMOS管MP8的栅极和第八NMOS管MN8的栅极相连接，为内部节点加强型C单元结构的第二信号输入端，内部节点加强型C单元结构的第二信号输入端即为储存节点Qb2；第六PMOS管MP6的漏极与第五NMOS管MN5的漏极、第七PMOS管MP7的栅极和第七NMOS管MN7的栅极相连接，为内部节点加强型C单元结构的信号输出端；第八PMOS管的MP8的源极、第八PMOS管的MP8的漏极、第八NMOS管的MN8的源极、第八NMOS管的MN8的漏极均接地；第五PMOS管MP5的衬底、第六PMOS管MP6的衬底、第七PMOS管MP7的衬底和第八PMOS管MP8的衬底均接电源VDD；第五NMOS管MN5的衬底、第六NMOS管MN6的衬底、第七NMOS管MN7的衬底和第八NMOS管MN8的衬底均接地。