[发明专利]一种高速低功耗的加固锁存器

说明书

本发明公开了一种高速低功耗的加固锁存器，包括三个传输门、两个自恢复C单元和一个内部节点加强型C单元组成。有益的技术效果：本发明实现了对影响时序电路主要软错误：单粒子翻转的有效抵御，自恢复C单元实现了对于其自身输出受到干扰时的自恢复，并且极大地降低了电路在锁存和自恢复时得功耗；内部节点加强型C单元实现了通过输出对于自身次要内部节点的临界电荷量实现了加强，使得输出逻辑值可靠性进一步增强。本发明能够容忍锁存器内部结构发生的单粒子翻转并且具有部分自恢复功能，电路结构简单，极大的降低了功耗，提高了系统的可靠性。

技术领域

本发明属于集成电路领域，尤其涉及集成电路的抗辐射加固设计领域，使用创新的自恢复C单元电路作为锁存模块的重要组成部分，降低了总体功耗极大提升了电路在功耗延迟方面表现，输出级采用内部节点加强型C单元，加强了电路的抗软错误能力，实现对单粒子翻转有效隔离。具体为一种高速低功耗的加固锁存器。

背景技术

随着集成电路的不断发展，半导体工艺的不断更新，使得集成电路的特征尺寸不断缩小，节点的寄生电容随之减小，导致节点储存逻辑所需的最低电荷量(临界电荷)越来越少。此外工作电压也随着工艺的进步而降低，与此同时为了保证晶体管的性能，阈值电压也会随之降低，使得电路中的节点就非常容易受到大气中的高能种子，宇宙射线或封装过程中所游离出的阿尔法粒子干扰，当晶体管被高能粒子击中，会在电路内感应出电子空穴对，进而产生电荷流，如果电路的节点收集的电荷大于临界电荷量，会使得电路的逻辑值发生翻转，而造成错误，这种错误因为具有非周期性，非长久性而被称为软错误(Softerrors，SEs)，它的存在影响到电路的正确性，降低了电路的可靠度。随着单个芯片上集成的晶体管数量呈指数增长，软错误发生的几率也大大增加。电路的稳定性问题越来越严重。

其中，单粒子翻转(Single Event Upset，SEU)和单粒子瞬态(Single EventTransient，SET)是引起数字电路发生软错误的重要诱因。SETs主要发生在组合逻辑电路中，而SEU主要发生在时序元件中。因为时序元件的脆弱窗口比组合逻辑电路长，所以电路中的时序原件比组合逻辑电路更容易发生软错误。此外有研究表明电路中SEU发生的概率大约是SET发生的概率的四倍。因此SEU为软错误中的主要问题。

随着对集成电路可靠性、功耗、速度和面积等指标的要求不断更高，近年来不断地有抗软错误锁存器被提出来，主要分为两类：(1)节点电荷强化型。(2)隔离型。通常采用隔离型的锁存器通过运用C单元作为输出级来阻断软错误的传输路径，因而具有更好的抗软错误的能力，但是C单元自身的内部节点也相对较脆弱，常常没有得到足够的重视，另外在功耗和速度表现上也各有欠缺。

因此，市场上急需一种新的抗软错误锁存器，以便满足上述指标。

发明内容

为了克服现有抗软错误锁存器存在的不足，本发明提供了一种高速低功耗的加固锁存器，该锁存器将输出级C单元的内部脆弱节点进行了加固，在对SEU能够实现有效抵御的同时，提升了在功耗、速度以及面积开销等方面的表现。

为了达到上述目的，本发明提供如下技术方案：

一种高速低功耗的加固锁存器，由三个传输门、两个自恢复C单元和一个内部节点加强型C单元组成。三个传输门依次为第一传输门TG1、第二传输门TG2和第三传输门TG3。两个自恢复C单元结构依次为：第一C单元C1和第二C单元C2。内部节点加强型C单元为单个的第三C单元C3。所述第三C单元C3含有3个信号端口，分别为：第一信号输入端、第二信号输入端和信号输出端。其中，第一传输门TG1、第二传输门TG2和第三传输门TG3，在接受到高电平的时钟信号CLK时打开，处于传值状态。在接受到低电平的时钟信号CLK时关闭，处于锁存状态。第一C单元C1、第二C单元C2和第三C单元C3分别负责将各自接受到的信号反向，并输出。具体的连接关系为：

第一传输门TG1的输入端、第二传输门TG2的输入端和第三传输门TG3的输入端共同连接在一起。