[发明专利]制作双镶嵌结构的方法

说明书

本发明公开一种制作双镶嵌结构的方法，其步骤包含形成一导孔穿过介电层、在该介电层上形成一牺牲层填满该导孔、以光致抗蚀剂进行一蚀刻制作工艺以在该介电层中形成一沟槽，其中该蚀刻制作工艺对于该介电层以及该牺牲层的蚀刻选择比为1:1，而该沟槽与该导孔共同构成一双镶嵌凹槽。

技术领域

本发明大体上与一种制作双镶嵌结构的半导体制作工艺有关，特别是涉及一种使用改良后的图案化制作工艺来制作双镶嵌结构的方法。

背景技术

高密度与高效能的大型集成电路的接线会需要复杂的互连技术。随着元件尺寸的缩小，要满足互连结构低阻值低电容的电性需求变得越来越不容易，例如在次微米层间镶嵌互连结构(如导孔)以及高深宽比的层内互连结构方面，其互连条件变得更为重要。

在采用先开孔(via-first)方法形成双镶嵌结构的制作工艺中，绝缘的介电层中会先形成导孔，之后再形成重叠其上的沟槽开口，以供形成金属互连线路。这样的制作工艺牵涉到多道的干蚀刻步骤，其可能让导孔侧壁遭受过多的蚀刻而影响到其开口轮廓并导致后续所形成的金属镶嵌结构有不预期的电性表现。

故此，在半导体制作工艺领域，吾人有必要对现有的双镶嵌制作方法进行改良，以减少导孔遭受蚀刻制作工艺影响的程度，并期能缩短制作工艺周期来增加产能。

发明内容

为了达到上述目的，本发明提出了一种改良的双镶嵌结构制作方法，其通过调控关键层结构之间的蚀刻选择比来减少所需施行的蚀刻制作工艺次数，并以此达到维持导孔轮廓以及缩短制作工艺周期的功效。

本发明的其一目的在于提供一种制作双镶嵌结构的方法，其步骤包含形成一导孔穿过介电层、在该介电层上形成一牺牲层填满该导孔、以光致抗蚀剂进行一蚀刻制作工艺以在该介电层中形成一沟槽，其中该蚀刻制作工艺对于该介电层以及该牺牲层的蚀刻选择比为1:1，而该沟槽与该导孔共同构成一双镶嵌凹槽。

本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的较佳实施例细节说明后将变得更为显见。

附图说明

本说明书含有附图并于文中构成了本说明书的一部分，以使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：

图1至图6为本发明制作双镶嵌结构的各个步骤流程的截面示意图。

主要元件符号说明

10 基底

12 蚀刻停止层

14 介电层

16 盖层

20 光致抗蚀剂

20a 导孔图案

22 导孔

24,24a 牺牲层

26 光致抗蚀剂

26a 沟槽图案

28 沟槽

30 双镶嵌凹槽

32 阻障层

34 金属层

具体实施方式