[发明专利]非易失性存储器件的编程方法

说明书

公开了一种非易失性存储器件的编程方法，该非易失性存储器件包括耦合到字线的多个多电平单元，该方法包括：执行对所述多个多电平单元中的多比特数据的最低有效位LSB进行编程的LSB编程操作；以及执行对所述多个多电平单元中的多比特数据的最高有效位MSB进行编程的MSB编程操作，MSB编程操作包括MSB预编程操作和MSB主编程操作，MSB预编程操作对所述多个多电平单元当中的、待被编程到多个目标编程状态当中的最高目标编程状态的第一多电平单元进行MSB预编程，MSB主编程操作将所述多个多电平单元编程到与多比特数据相对应的所述多个目标编程状态。

本申请是申请日为2011年12月30日、申请号为201110453269.1、发明名称为“非易失性存储器件的编程方法”的发明专利申请的分案申请。

相关申请的交叉引用

本申请要求于2010年12月30日向韩国知识产权局(KIPO)提交的韩国专利申请第2010-0138502号的优先权，其内容通过全文引用合并于此。

技术领域

示例实施例涉及非易失性存储器件。更具体地，示例实施例涉及对包括多电平单元的非易失性存储器件编程的方法。

背景技术

诸如快闪存储器器件的非易失性存储器件的存储单元可以分成每存储单元存储一比特数据的单电平单元(single level cell，SLC)和每存储单元存储多于一个比特数据的多电平单元(multi-level cell，MLC)。通过使用多个阈值电压分布来表示多比特数据的不同状态，MLC可以存储多个比特的数据。例如，两比特MLC可以使用四个阈值电压分布来表示相应的逻辑状态“11”、“10”、“01”和“00”。

为了确保正确存储多比特数据，MLC的阈值电压分布必须以足够的感测裕度分隔。然而，最近的快闪存储器器件的某些方面，如不断增加的集成密度，可能导致因相邻存储单元之间的电耦合或编程干扰所致的阈值电压分布变宽。

发明内容

一些示例实施例提供能够缩窄阈值电压分布的非易失性存储器件的编程方法。

根据示例实施例，在包括存储多比特数据的多电平单元的非易失性存储器件的编程方法中，执行最低有效位(least significant bit，LSB)编程操作，以便对多电平单元中的多比特数据的LSB进行编程，并且执行最高有效位(most significant bit，MSB)编程操作，以对多电平单元中的多比特数据的MSB进行编程。为了执行MSB编程操作，对待被编程到多个目标编程状态当中的最高目标编程状态的第一多电平单元执行MSB预编程操作，并且执行MSB主编程操作，以将多电平单元编程到与多比特数据相对应的多个目标编程状态。

在一些实施例中，为了执行MSB预编程操作操作，可以向第一多电平单元施加单脉冲(one-shot pulse)，从而将第一多电平单元编程到与最高目标编程状态相对应的中间编程状态。

在一些实施例中，为了执行MSB预编程操作，可以向第一多电平单元施加增量步进脉冲(incremental step pulse)，并且可以向第一多电平单元施加预编程验证电压，以验证第一多电平单元是否被编程到与最高目标编程状态相对应的中间编程状态。

在一些实施例中，为了执行MSB预编程操作，可以将第一多电平单元编程到与最高目标编程状态相对应的第一中间编程状态，可以将第一中间编程状态分成多个部分，并且可以对于第一多电平单元中的每一个，基于所述多个部分中该第一多电平单元所对应的部分来将该第一多电平单元的阈值电压增加多个不同电压电平之一，由此将该第一多电平单元编程到比第一中间编程状态窄的第二中间编程状态。

在一些实施例中，为了将第一多电平单元编程到第一中间编程状态，可以向第一多电平单元施加第一单脉冲。