[发明专利]半导体存储器装置及其操作方法

说明书

相关申请的交叉引用

本申请要求于2016年7月28日提交的申请号为10-2016-0096333的韩国专利申请的优先权，其全文内容通过引用并入本文。

技术领域

本发明的各种实施例涉及一种半导体存储器装置及其操作方法。

背景技术

半导体存储器装置可以分为易失性存储器装置和非易失性存储器装置。

非易失性存储器装置以比易失性存储器装置相对低的写入和读取速度操作，但是其无论电源开/关状态都保留存储的数据。因此，非易失性存储器装置用于存储需要保持的数据，即使在没有电源的情况下。非易失性存储器的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)。闪速存储器被广泛地使用并且可以分为NOR型或NAND型存储器。

闪速存储器享有RAM和ROM装置两者的优点。例如，闪速存储器可类似于RAM被自由地编程和擦除。而且，类似于ROM，即使当未被供电时，其仍可以保留存储的数据。闪速存储器已经广泛地被用作诸如移动电话、数码相机、个人数字助理(PDA)以及MP3播放器的便携式电子装置的存储媒介。

闪速存储器装置可以分为在半导体装置的水平方向上形成串的二维半导体装置和在半导体装置的垂直方向上形成串的三维半导体装置。

三维半导体装置通常克服了二维半导体装置的集成的局限性。三维半导体装置可以包括在半导体衬底的垂直方向上布置的多个串。多个串的每一个可以包括串联连接在位线和源极线之间的漏极选择晶体管、存储器单元和源极选择晶体管。

发明内容

各种实施例涉及一种能够在编程操作期间改善存储器单元的阈值电压分布的半导体存储器装置及其操作方法。

根据实施例，半导体存储器装置可以包括：存储单元阵列，其包括多个页面；外围电路，其将包括在多个页面中的选择的页面中的存储器单元编程为多个编程状态；以及控制逻辑，其控制外围电路以执行编程操作，其中控制逻辑控制外围电路，使得在对多个编程状态中的具有低阈值电压分布的第一设置编程状态的编程操作期间，被施加到与选择的页面相邻的页面的第一可变通过电压不同于被施加到剩余未选择的页面的通过电压。

根据实施例，半导体存储器装置可以包括：存储器单元阵列，其包括多个页面；外围电路，其将包括在多个页面中的选择的页面中的存储器单元编程为多个编程状态；以及控制逻辑，其控制外围电路以执行编程操作，其中控制逻辑控制外围电路，使得在对多个编程状态中的具有低阈值电压分布的第一设置编程状态的编程操作期间或在对多个编程状态中的具有高阈值电压分布的第二设置编程状态的编程操作期间，被施加到与选择的页面相邻的页面的第一或第二可变通过电压不同于被施加到剩余未选择的页面的通过电压。

根据实施例，半导体存储器装置的操作方法包括：设置第一可变通过电压，其将被施加到与多个编程状态中的处于具有低阈值电压分布的第一设置编程状态的的多个页面的选择的页面相邻的页面；通过将编程电压施加到选择的页面、将通过第一可变通过电压施加到与选择的页面相邻的页面并且将通过电压施加到剩余页面来对第一设置编程状态执行第一编程操作；以及通过将编程电压施加到选择的页面并且将通过电压施加到未选择的页面来对具有高于第一设置编程状态的阈值电压分布的下一编程状态执行第二编程操作。

附图说明

通过以下参照附图的详细描述，对于本发明所属领域的技术人员，本发明的以上和其它的特征和优点将变得更加显而易见，其中：

图1是示出根据本发明的实施例的半导体存储器装置的框图；

图2是示出图1中所示的存储器单元阵列的实施例的框图；

图3是示出包括在图1中所示的存储块中的存储器串的三维视图；

图4是示出图3中所示的存储器串的横截面图；

图5是示出图3中所示的存储器串的另一结构的横截面图；

图6是示出图1中所示的存储块的电路图；

图7是示出根据本发明的实施例的半导体存储器装置的操作的流程图；

图8是示出根据本发明的实施例的半导体存储器装置的操作的阈值电压分布图；

图9是用于示出根据本发明的实施例的半导体存储器装置的操作的字线电压的波形图；

图10是示出根据本发明的实施例的包括图1中所示的半导体存储器装置的存储器系统的框图；