[发明专利]用于选择性地执行隔离功能的半导体器件及其布局替代方法

权利要求书

1.一种片上系统，包括：

第一半导体器件，所述第一半导体器件包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管分别包括第一栅电极和第二栅电极，所述第一半导体器件布置在有源区域上，所述有源区域布置在基底上，所述有源区域在第一方向上延伸，并且所述第一栅电极和所述第二栅电极在不同于所述第一方向的第二方向上延伸并且沿着所述第一方向布置；以及

第二半导体器件，所述第二半导体器件包括第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管分别包括第三栅电极和第四栅电极，所述第二半导体器件布置在所述有源区域上，并且所述第三栅电极和所述第四栅电极在所述第二方向上延伸并且沿着所述第一方向布置，

其中，所述第二晶体管被配置成响应于接通所述第一晶体管、所述第三晶体管和所述第四晶体管而断开，以便使所述第一晶体管与邻近所述第一晶体管的器件电绝缘，

其中，所述第一半导体器件和所述第二半导体器件中的每一者都是静态随机存取存储器SRAM，并且

来自所述第一晶体管的输出信号的延迟量大于来自所述第三晶体管和所述第四晶体管共享的源极或漏极区域的输出信号的延迟量,

其中，来自所述第一晶体管的所述输出信号和来自所述第三晶体管和所述第四晶体管共享的所述源极或漏极区域的所述输出信号是感测放大器使能信号。

2.如权利要求1所述的片上系统，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为NMOS晶体管，并且

用于断开所述第二晶体管的电压为接地电压。

3.如权利要求2所述的片上系统，其中，向所述第一晶体管和所述第二晶体管的除了所述第一晶体管和所述第二晶体管共享的源极或漏极区域以外的源极和漏极区域施加所述接地电压；以及

向所述第三晶体管和所述第四晶体管的除了所述第三晶体管和所述第四晶体管共享的源极或漏极区域以外的源极和漏极区域施加所述接地电压。

4.如权利要求1所述的片上系统，其中，连接至所述第一半导体器件的静态随机存取存储器SRAM单元阵列的位线对的静态随机存取存储器SRAM单元的数量大于连接至所述第二半导体器件的静态随机存取存储器SRAM单元阵列的位线对的静态随机存取存储器SRAM单元的数量。

5.如权利要求1所述的片上系统，其中，所述第一半导体器件的大小大于所述第二半导体器件的大小。

6.一种片上系统，包括：

第一半导体器件，所述第一半导体器件包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管分别包括第一栅电极和第二栅电极，所述第一半导体器件布置在有源区域上，所述有源区域布置在基底上，所述有源区域在第一方向上延伸，并且所述第一栅电极和所述第二栅电极在不同于所述第一方向的第二方向上延伸并且沿着所述第一方向布置；以及

第二半导体器件，所述第二半导体器件包括第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管分别包括第三栅电极和第四栅电极，所述第二半导体器件布置在所述有源区域上，并且所述第三栅电极和所述第四栅电极在所述第二方向上延伸并且沿着所述第一方向布置，

其中，所述第二晶体管被配置成响应于接通所述第一晶体管、所述第三晶体管和所述第四晶体管而断开，以便使所述第一晶体管与邻近所述第一晶体管的器件电绝缘，

其中，所述第一半导体器件和所述第二半导体器件为驱动电路，并且

由所述第一半导体器件的输出信号驱动的第一负载电路的负载的数量小于由所述第二半导体器件的输出信号驱动的第二负载电路的负载的数量。

7.一种片上系统，包括：

第一半导体器件，所述第一半导体器件包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管分别包括第一栅电极和第二栅电极，所述第一半导体器件布置在有源区域上，所述有源区域布置在基底上，所述有源区域在第一方向上延伸，并且所述第一栅电极和所述第二栅电极在不同于所述第一方向的第二方向上延伸并且沿着所述第一方向布置；以及

第二半导体器件，所述第二半导体器件包括第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管分别包括第三栅电极和第四栅电极，所述第二半导体器件布置在所述有源区域上，并且所述第三栅电极和所述第四栅电极在所述第二方向上延伸并且沿着所述第一方向布置，

其中，所述第二晶体管被配置成响应于接通所述第一晶体管、所述第三晶体管和所述第四晶体管而断开，以便使所述第一晶体管与邻近所述第一晶体管的器件电绝缘，

其中，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为PMOS晶体管，并且

用于断开所述第二晶体管的电压为电源电压，

其中，向所述第一晶体管和所述第二晶体管的除了所述第一晶体管和所述第二晶体管共享的源极或漏极区域以外的源极和漏极区域施加所述电源电压；以及

向所述第三晶体管和所述第四晶体管的除了所述第三晶体管和所述第四晶体管共享的源极或漏极区域以外的源极和漏极区域施加所述电源电压。