[发明专利]双扩散金属氧化物半导体元件及其制造方法

说明书

本发明提出一种双扩散金属氧化物半导体元件及其制造方法。双扩散金属氧化物半导体元件包含：基板、外延层、高压阱、本体区、栅极、源极、漏极、漂移埋区及埋区。高压阱与基板的上表面之间具有第一PN接面。漂移埋区具有第二导电型，埋区具有第一导电型。于通道方向上，埋区的长度大于或等于漂移埋区的长度。由剖视图视之，于通道方向上，漂移埋区与埋区之间或高压阱与埋区之间具有第二PN接面。由剖视图视之，第二PN接面自外延层表面开始沿着垂直方向而向下计算所具有的深度，浅于第一PN接面自外延层表面开始沿着垂直方向而向下计算所具有的深度。

技术领域

本发明涉及一种双扩散金属氧化物半导体元件及其制造方法，特别是指一种在双扩散金属氧化物半导体(Double Diffused Metal Oxide Semiconductor，DMOS)元件于不导通操作时，提高其元件崩溃防护电压，且于导通操作时，亦能够降低其导通电阻的双扩散金属氧化物半导体元件及其制造方法。

背景技术

请参考图1，其显示现有技术的N型双扩散金属氧化物半导体元件的剖视图。如图1所示，现有技术的N型双扩散金属氧化物半导体元件100包含：基板17、绝缘结构13、高压阱15、本体区16、源极18、漏极19、与栅极11。其中，基板17的导电型为P型，高压阱15的导电型为N型，形成于基板17上，绝缘结构13为区域氧化(local oxidation of silicon，LOCOS)结构，以定义操作区13a，作为现有技术的N型双扩散金属氧化物半导体元件100操作时主要的作用区。操作区13a的范围由图1中，由两个指向相反方向的箭号所示意。

这种现有技术的N型双扩散金属氧化物半导体元件100有一缺点：在此现有技术的N型双扩散金属氧化物半导体元件100中，在导通与不导通的操作条件下，其基板17电连接至接地电位(图未示)，而高压阱15的电位为相对高的电位，会造成在导通操作中，高压阱15在操作区13a中完全空乏，因此导通电阻相对较高，限制了操作的速度，与元件的性能。

对此一缺点的改善，另有现有技术提出利用于DMOS元件中形成降低表面电场(reduce surface field，RESURF)作用，由此抑制DMOS元件于不导通操作时的高电场，以期能增加元件崩溃防护电压。然而，此一现有技术的方式仍有缺点：虽然增加了元件崩溃防护电压，但是导通电阻亦相对提高，如此一来，将会限制了操作的速度，与元件的性能。

有鉴于此，本发明提出一种在双扩散金属氧化物半导体元件于不导通操作时，提高其元件崩溃防护电压，且于导通操作时，亦能够降低其导通电阻的双扩散金属氧化物半导体元件及其制造方法。

发明内容

本发明的目的在于克服现有技术的不足与缺陷，提出一种在双扩散金属氧化物半导体元件于不导通操作时，提高其元件崩溃防护电压，且于导通操作时，亦能够降低其导通电阻的双扩散金属氧化物半导体元件及其制造方法。