[发明专利]具有双面细线重新分布层的封装基材有效
申请号: | 201710067488.3 | 申请日: | 2017-02-07 |
公开(公告)号: | CN107170730B | 公开(公告)日: | 2020-05-15 |
发明(设计)人: | 胡迪群 | 申请(专利权)人: | 胡迪群 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48 |
代理公司: | 广州粤高专利商标代理有限公司 44102 | 代理人: | 隆翔鹰 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 双面 细线 重新 分布 封装 基材 | ||
本发明公开了一种具有双面细线重新分布层的封装基材,包含中间重新分布层、顶部重新分布层和底部重新分布层。顶部重新分布层的顶表面适于至少一个芯片安装,底部重新分布层的底表面适于至少一个芯片安装。中间重新分布层的每个电路的线宽比顶部重新分布层或底部重新分布层的每个电路的线宽宽。顶部重新分布层的顶表面具有适于至少一个芯片安装的多个顶部金属垫,并且底部重新分布层的底表面具有适于至少一个芯片安装的多个底部金属垫,可以实现高密度的系统级封装(SIP)。旁边相邻的芯片,可以通过较短的电路路径相互沟通,并且顶部与底部相邻的芯片,也可以经过较短的电路路径相互沟通。
技术领域
本发明涉及一种封装基材,特别涉及一种用于系统级封装(system in package,SIP)的具有双面细线重新分布层(redistribution layer,RDL)的封装基材。
背景技术
如图1所示,现有技术的封装基材中,第一芯片501和第二芯片502被配置在中介层51的顶侧上;中介层51配置在封装基材52的顶侧上;封装基材52配置在系统板53的顶侧上。第一芯片501和第二芯片502之间的信号传递,需要经过一条较长的路径,如虚线55所示。参考图1,从芯片501到芯片502的信号传递路径,从中介层51、封装基材52、系统板53、回到封装基材52、中介层51,然后到达芯片502;这种现有技术的缺点是路径越长、信号越弱。
长久以来,半导体电路研发人员,一直寻求相邻芯片之间的信号传递路径的缩短的研究,本发明便是解决此一问题的先驱。
发明内容
针对现有技术的上述不足,根据本发明的实施例,希望提供一种可以缩短相邻芯片之间的信号传递路径的具有双面细线重新分布层(redistribution layer,RDL)的封装基材。
根据实施例,本发明提供的一种具有双面细线重新分布层的封装基材,包括第一重新分布层、第二重新分布层和第三重新分布层,其中:
第一重新分布层具有埋设在多个第一介电层中的第一电路;所述第一电路包括配置在所述第一重新分布层的顶侧上的多个第一上层金属垫和配置在所述第一重新分布层的底侧上的多个第一下层金属垫;所述第一下层金属垫的密度高于所述第一上层金属垫的密度;所述第一下层金属垫的底侧适于安装至少一个芯片;
第二重新分布层配置在所述第一重新分布层的顶侧上,具有埋设在多个第二介电层中的第二电路;所述第二电路包括配置在所述第二重新分配层的顶侧上的多个第二上层金属垫和配置在所述第二重新分布层的底侧上的多个第二下层金属垫;所述第二电路通过多个第一纵向导通金属电性耦合到所述第一电路;
第三重新分布层配置在所述第二重新分布层的顶侧上,具有埋设在多个第三介电层中的第三电路;所述第三电路通过多个第二纵向导通金属电性耦合到所述第二电路;所述第三电路包括配置在所述第三重新分布层的顶侧上的多个第三上层金属垫和配置在所述第三重新分布层的底侧上的多个第三下层金属垫;所述第三上层金属垫的密度高于所述第三下层金属垫的密度;所述第三上层金属垫的顶侧适于安装至少一个芯片;
所述第二电路的每个电路的线宽比所述第一电路的每个电路的线宽宽;所述第二电路的每个电路的线宽比所述第三电路的每个电路的线宽宽。
根据一个实施例,本发明前述具有双面细线重新分布层的封装基材中,每个第一上层金属垫通过相应的第一纵向导通金属电性耦合到相应的第二下层金属垫;每个第三下层金属垫通过相应的第二纵向导通金属电性耦合到相应的第二上层金属垫。
根据一个实施例,本发明前述具有双面细线重新分布层的封装基材中,所述第二重新分布层具有延伸超出所述第一重新分布层或是所述第三重新分布层中的一个的侧边的延伸区域;以及暴露在第二重新分布层的延伸区域的顶侧上的至少一个连接金属垫。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于胡迪群,未经胡迪群许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710067488.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:电力电子组件和半导体器件叠层
- 下一篇:集成电路器件及其制造方法