[发明专利]高性能互连物理层

权利要求书

1.一种处理器设备，包括：

发送器端口，其包括物理层逻辑，用于：

发送部分宽度指示以用于进入部分宽度传输链路状态，其中，在包括定时状态的阻塞链路状态期间在链路上发送所述部分宽度指示，在所述定时状态期间，链路层传送单元被保持，同时物理层信息被传递，所述链路包括多个通路，所述链路的多个通路的子集将在所述部分宽度传输链路状态期间使用，并且所述多个通路中没有被包括在所述子集中的通路将在所述部分宽度传输链路状态期间作为空闲通路；

以交错的方式关闭所述空闲通路；以及

在所述部分宽度传输链路状态期间在所述多个通路的子集上发送链路层传送单元。

2.如权利要求1所述的处理器设备，其中，所述发送器端口用于在所述多个通路的每一个通路上进行发送。

3.如权利要求1所述的处理器设备，其中，所述多个通路包括20个通路。

4.如权利要求1所述的处理器设备，还包括接收器端口，其用于在所述链路的多个通路上接收数据。

5.如权利要求4所述的处理器设备，其中，所述接收器端口用于在所述部分宽度传输链路状态期间仅在所述通路的子集上接收数据。

6.如权利要求1所述的处理器设备，其中，所述阻塞链路状态用于定期地阻止链路层传送单元的传输。

7.如权利要求1所述的处理器设备，还包括链路层逻辑，其用于生成所述链路层传送单元。

8.如权利要求1所述的处理器设备，其中，进入所述部分宽度传输链路状态与重复序列相对应。

9.如权利要求8所述的处理器设备，其中，所述重复序列包括电气有序集(EOS)以及多个训练序列。

10.如权利要求9所述的处理器设备，其中，所述电气有序集(EOS)包括电气空闲有序集(EIEOS)。

11.如权利要求9所述的处理器设备，其中，在所述重复序列中连续发送预定义数量的训练序列。

12.如权利要求9所述的处理器设备，其中，所述训练序列包括快速训练序列。

13.一种用于传递数据的方法，所述方法包括：

发送部分宽度指示以用于进入部分宽度传输链路状态，其中，在包括定时状态的阻塞链路状态期间在链路上发送所述部分宽度指示，在所述定时状态期间，链路层传送单元被保持而物理层信息被传递，所述链路包括多个通路，所述链路的多个通路的子集将在所述部分宽度传输链路状态期间使用，并且所述多个通路中没有被包括在所述子集中的通路将在所述部分宽度传输链路状态期间作为空闲通路；

以交错的方式关闭所述空闲通路；以及

在所述部分宽度传输链路状态期间在所述多个通路的子集上发送链路层传送单元。

14.如权利要求13所述的方法，其中：

所述阻塞链路状态用于定期地阻止链路层传送单元的传输。

15.如权利要求14所述的方法，其中，所述多个通路中的全部通路将用于发送所述链路层传送单元。

16.一种包括用于执行权利要求13-15中的任一项所述的方法的单元的系统。