[发明专利]校准输出模拟数字转换器装置和方法

权利要求书

1.一种校准输出模拟数字转换器即ADC，其包括：

多电平Σ-Δ调制器，其包括N电平电流模式数字模拟转换器即I-DAC，所述I-DAC耦合到所述调制器的至少一个输出端子，以在所述调制器中提供负反馈环路，所述I-DAC实施有(N-1)/2个开关电流源；

失配测量逻辑电路，其耦合在调制器输入端子和调制器输出端子之间，以根据在(N-1)/2个失配测量间隔期间的调制器输出电平的发生次数计数确定统称为δ的[(N-1)/2-1]个失配误差δ1、δ2…δ_[(N-1)/2-1]的幅度，每个失配误差对应于所述(N-1)/2个开关电流源的两个中的每个的电流幅值差，所述(N-1)/2个开关电流源的两个中的每个是在第一失配测量间隔随后的每个失配测量间隔之前变换的；以及

失配校正分离抽取器，其耦合到所述调制器输出端子以将抽取滤波施加到所述Σ-Δ调制器的输出数据，从而生成未校正的ADC输出数据分量，用δ1、δ2…δ_[(N-1)/2-1]中的至少一个作为预定因子乘以预定受δ影响的调制器输出电平的抽取计数以生成至少一个ADC输出误差分量，以及将所述ADC输出误差分量与未校正的ADC输出数据分量进行求和，以生成针对δ1、δ2…δ_[(N-1)/2-1]校正的校准的ADC输出数据分量。

2.根据权利要求1所述的ADC，所述多电平Σ-Δ调制器进一步包括：

所述Σ-Δ调制器的差分放大器组件、耦合到所述调制器输入端子的所述差分放大器的正极端子，以及通信地耦合到I-DAC输出端子的负极端子，所述差分放大器将输入信号与所述I-DAC的负反馈信号相结合。

3.根据权利要求2所述的ADC，所述多电平Σ-Δ调制器进一步包括：

耦合到所述差分放大器的输出端子的环路滤波器；以及

耦合在所述环路滤波器的输出端子和所述调制器输出端子之间的N电平量化器。

4.根据权利要求1所述的ADC，所述N电平I-DAC包括相互并联耦合的至少两个3电平I-DAC单元，每个3电平I-DAC单元包括：

开关电流源；

耦合到所述开关电流源的电平选择开关矩阵；以及

耦合到所述电平选择开关矩阵的电平选择逻辑电路，以通过将所述3电平I-DAC的输出端子转换至所述开关电流源而控制所述3电平I-DAC单元的输出状态。

5.根据权利要求4所述的ADC，所述电平选择开关矩阵包括：

耦合在所述开关电流源和正极输出端子之间的第一开关；

耦合在负极输出端子和接地端子之间的第二开关；

耦合在所述开关电流源和所述负极输出端子之间的第三开关；

耦合在所述正极输出端子和所述接地端子之间的第四开关；以及

耦合在所述开关电流源和共模端子之间的第五开关。

6.根据权利要求1所述的ADC，所述失配校正分离抽取器包括：

主抽取器，其耦合到所述调制器输出端子，以通过在抽取间隔期间的采样时间处将抽取滤波施加到N个调制器输出电平中的每个的发生次数的加权总和而生成所述未校正的ADC输出数据分量，每个输出电平的发生次数计数由所述电平的幅度加权；

[(N-1)/2-1]个辅助抽取器，其通信地耦合到所述调制器输出端子，每个辅助抽取器用于在所述抽取间隔期间的采样时间处将所述抽取滤波施加到调制器输出电平的子集的发生次数的总和，所述调制器输出电平的子集预定受到至少一个δ失配分量的影响，随后每个辅助抽取器用δ1、δ2…δ_[(N-1)/2-1]中的至少一个作为预定因子乘以所得抽取的受δ影响的输出数据分量，以生成[(N-1)/2-(1)]个ADC输出数据误差分量中的一个；以及

求和点，其耦合到所述主抽取器的输出端子和所述辅助抽取器的输出端子，以将所述[(N-1)/2-(1)]个ADC输出数据误差分量、来自每个辅助抽取器的一个输出数据误差分量与所述主抽取器的所述未校正的ADC输出数据分量相加，以便生成针对δ1、δ2…δ_[(N-1)/2-(1)]校正的校准的ADC输出数据。