[发明专利]校准输出模拟数字转换器装置和方法

说明书

本申请公开一种校准输出模拟数字转换器装置和方法。直流“DC”校准参考电压施加在N电平Σ‑Δ模拟数字转换器(“ADC”)(700)的输入端子(325)。ADC 700包括作为反馈元件工作的电流模式DAC(“I‑DAC”)(330)。与N个输出电平中的每个相关联的逻辑1的计数在第一失配测量间隔期间在ADC(700)的调制器部分(305)的输出端处获得。失配测量逻辑电路(318)随后在电平选择开关矩阵(415A、415B)之间变换电流源对(405A、405B)。这样做导致由于I‑DAC电流源之间的失配而造成的调制器输出误差分量(“δ”)表现为差分电平特定输出计数。失配测量逻辑电路(318)比较差分计数以确定δ的值。然后ADC(700)通过δ的值对抽取的调制器输出计数分配因子，以便校正I‑ADC电流源的一个或多个失配。

技术领域

本文描述的实施例涉及模拟数字转换，其包括用于校正多位Σ-Δ(sigma-delta)模拟数字转换器中的反馈电平失配的与校准相关联的结构和方法。

背景技术

模拟数字转换器(“ADC”)是从大部分模拟自然界提供输入到当今大部分数字计算环境的一种重要装置。ADC技术的一个问题是ADC必须将模拟输入信号分成能够被二进制计算系统理解的离散电平(level)或梯级(step)。出现在最小梯级电平之间的模拟信号幅度变化不被ADC捕获。并且，如果ADC生成不相等数字输出梯级则导致误差分量。因此，模拟输入信号的数字转化一般来说是不精确的。

技术进步已经产生了以增长的高分辨率而转化模拟输入的需要。各种ADC电路架构，诸如子区间(subranging)/流水线式、逐渐逼近、快速型(flash)和Σ-Δ都已经被开发以提供适合于各种应用程序的分辨率/带宽折衷。Σ-ΔADC能够提供相对低的带宽信号(诸如在语音应用中发现的)或者甚至是接近直流(“DC”)遥测信号的转换的高分辨率。

图1是包括单电平Σ-Δ调制器105的Σ-ΔADC 100的现有技术框图。调制器105以f_s 112的速率对出现在调制器输入端子110处的模拟信号进行过采样。调制器105在输出端子115处生成脉冲密度调制的脉冲流。脉冲流中的脉冲数量的计数(即，二进制逻辑1的数量的计数)除以在已知间隔期间时钟控制的采样的总数比率表示在该间隔期间的输入端子110处的模拟信号的瞬时幅度。输入波形的任何给定点的各个采样随着时间累积并且被抽取器120平均化。抽取器120以f_d 125的数据速率在输出端子130处生成ADC输出字。

Σ-Δ调制器105包括比较器135，该比较器135作为单个位量化器以在每个采样时间将模拟输入信号转换为一或零电平粗调输出。正如任何量化器，比较器135输出包括量化误差。调制器105也包括单个位数字模拟转换器(“DAC”)140作为负反馈元件。DAC 140通过改变差分放大器145的输出端子143处的模拟输出误差信号而响应于比较器135的每个转换。端子143处的模拟输出误差信号包括量化噪声。运行反馈环路以将误差信号驱动至零，使得DAC 140的输出变为等于输入端子110处的调制器模拟输入信号。

与上面概括的采样策略相结合的积分器150通过将噪声能量推入远离输入信号频率的较高的频谱中而整形量化噪声。因此，Σ-ΔADC架构相对于其他架构降低了量化噪声。

图2是包括N电平Σ-Δ调制器205的Σ-ΔADC 200的现有技术框图。N电平调制器205典型地在N个独热(one-hot)编码位输出线上对log₂N二进制输出位进行编码。调制器205包括N电平量化器210而不是图1的2电平比较器135。在每个采样时间，N电平量化器210在其输入端解析模拟信号至N电平中的一个并且将对应于所解析的电平的输出线设定到二进制逻辑1状态。其它的不对应于所解析的电平的N-1个输出线被设定到二进制逻辑0状态。调制器205还包括N电平DAC反馈元件215而不是图1的1位的两个输出电平DAC反馈元件140。