[发明专利]具有动态位试验设置的SAR ADC性能优化

权利要求书

1.一种模数转换器ADC电路，包括：

包括至少N+n个加权电路组件的数模转换器DAC电路，其中，N和n是大于零的正整数，n是ADC电路的最低有效位LSB的重复位数；

采样电路，被配置在ADC电路的输入处采样输入电压，并向加权电路组件应用采样电压；

比较器电路，被配置为在位试验期间比较DAC的输出电压和指定的阈值电压；和

逻辑电路，被配置以执行至少N+n加权电路部件的位试验，并根据n个LSB重复位的值调整一个或多个N位试验的一个或多个参数，

其中，所述逻辑电路被配置成：

发起ADC电路的输入处的电压的P次转换以产生P个N位数字值，其中P是大于一的正整数，即P1；

对于由P次转换产生的n个LSB重复位的值，计算P次转换的统计信息；和

根据计算的统计信息调整一个或多个参数。

2.如权利要求1所述的ADC电路，其中，所述逻辑电路被配置为计算n个LSB重复位中k个连续一位或k个连续零位的出现频率作为统计信息，其中k是大于零和小于或等于n的正整数，即0k≤n。

3.如权利要求2所述的ADC电路，其中，所述逻辑电路被配置为比较发生频率和阈值，并当发生频率满足了阈值时调整所述一个或多个参数。

4.如权利要求1所述的ADC电路，其中，所述逻辑电路被配置为计算对于P次转换确定的LSB重复位的至少部分决策的和的标准偏差作为统计信息。

5.如权利要求4所述的ADC电路，其中，所述逻辑电路被配置为比较所述标准偏差与阈值，并当标准偏差满足阈值时调整所述一个或多个参数。

6.如权利要求1所述的ADC电路，其中，所述逻辑电路被配置为根据n个LSB重复位的值调整用于一个或多个N位试验的数模转换器DAC电路的沉降时间。

7.如权利要求1所述的ADC电路，其中，所述逻辑电路被配置以根据n个LSB重复位的值改变如下的至少一个：所述比较器电路的偏置电流，所述比较器电路的前置放大器的积分时间，以及所述前置放大器的负载电容。

8.如权利要求1所述的ADC电路，包括：

r个加权电路组件，其中r是N位的冗余位的数量，以及r是大于零的正整数，并且

其中所述逻辑电路被配置为：

使用至少N个位试验和r个冗余位试验，将输入电压转换为N位数字值；

发起输入电压的P次转换以产生P个N位数字值；

对于至少一个冗余位的值和在顺序上比冗余位紧邻较低确定的位的值的P次转换，计算统计信息；

比较统计信息和指定的阈值；和

根据计算的统计信息和n个LSB重复位的值，调整在顺序上比至少一个冗余位较高的一个或多个位的位试验的参数。

9.一种操作模数转换器ADC电路的方法，该方法包括：

在ADC电路的输入处采样输入电压；

使用至少N个位试验，将输入电压转换为N位数字值，其中N是正整数；

使用n个重复电容，确定ADC电路的LSB的n个最低有效位LSB重复位，其中n是大于零的正整数；和

根据n个LSB重复位的值，调整一个或多个N位试验中的一个或多个参数，

其中：

在ADC电路的输入处执行电压的P次转换以产生P个N位数字值，其中P是大于一的正整数，即P1；

对于由P次转换产生的n个LSB重复位的值，计算P次转换的统计信息；和

根据计算的统计信息调整一个或多个参数。

10.如权利要求9所述的方法，其中，所述统计信息包括n个LSB重复位中k个连续一位或k个连续零位的出现频率，其中k是大于零和小于或等于n的正整数，即0k≤n。

11.如权利要求10所述的方法，包括：比较发生频率和阈值，并当发生频率满足了阈值时调整所述一个或多个参数。